The State-of-the-Art of Logical Circuits Automated Test Pattern Generation and Output Response Compaction

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F17%3A00308417" target="_blank" >RIV/68407700:21240/17:00308417 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

The State-of-the-Art of Logical Circuits Automated Test Pattern Generation and Output Response Compaction

Popis výsledku v původním jazyce

In this report, a basic overview of automated test pattern generation and output response compaction is given. Then the state-of-the-art in these fields is given.

Název v anglickém jazyce

The State-of-the-Art of Logical Circuits Automated Test Pattern Generation and Output Response Compaction

Popis výsledku anglicky

In this report, a basic overview of automated test pattern generation and output response compaction is given. Then the state-of-the-art in these fields is given.

Druh

O - Ostatní výsledky

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů