Optimization of Pearson correlation coefficient calculation for DPA and comparison of different approaches
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F17%3A00311675" target="_blank" >RIV/68407700:21240/17:00311675 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/DDECS.2017.7934563" target="_blank" >http://dx.doi.org/10.1109/DDECS.2017.7934563</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DDECS.2017.7934563" target="_blank" >10.1109/DDECS.2017.7934563</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Optimization of Pearson correlation coefficient calculation for DPA and comparison of different approaches
Popis výsledku v původním jazyce
Differential power analysis (DPA) is one of the most common side channel attacks. To perform this attack we need to calculate a large amount of correlation coefficients. This amount is even higher when attacking FPGAs or ASICs, for higher order attacks and especially for attacking DPA protected devices. This article explains different approaches to the calculation of correlations, describes our implementation of these approaches and presents a detailed comparison considering their performance and their properties for a practical usage.
Název v anglickém jazyce
Optimization of Pearson correlation coefficient calculation for DPA and comparison of different approaches
Popis výsledku anglicky
Differential power analysis (DPA) is one of the most common side channel attacks. To perform this attack we need to calculate a large amount of correlation coefficients. This amount is even higher when attacking FPGAs or ASICs, for higher order attacks and especially for attacking DPA protected devices. This article explains different approaches to the calculation of correlations, describes our implementation of these approaches and presents a detailed comparison considering their performance and their properties for a practical usage.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2017
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 2017 IEEE 20th International Symposium on Design and Diagnotics of Electronic Circuit & Systems
ISBN
978-1-5386-0472-4
ISSN
—
e-ISSN
2473-2117
Počet stran výsledku
6
Strana od-do
184-189
Název nakladatele
IEEE
Místo vydání
Piscataway, NJ
Místo konání akce
Dresden
Datum konání akce
19. 4. 2017
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000403405200033