Influence of Synthesis Parameters on Vulnerability to Side-Channel Attacks

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F21%3A00350257" target="_blank" >RIV/68407700:21240/21:00350257 - isvavai.cz</a>

Výsledek na webu

<a href="https://doi.org/10.1109/MECO52532.2021.9460288" target="_blank" >https://doi.org/10.1109/MECO52532.2021.9460288</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/MECO52532.2021.9460288" target="_blank" >10.1109/MECO52532.2021.9460288</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Influence of Synthesis Parameters on Vulnerability to Side-Channel Attacks

Popis výsledku v původním jazyce

Every cryptographic design has to be secure to fulfil its function properly. As side-channel attacks are becoming easier and easier to perform, designers of secure circuits must pay attention to implementing various countermeasures against these attacks. However, in some cases, their hard work can be thwarted if automatic optimizations invalidate the defences. This work explores the effect of synthesis parameters settings on the vulnerability of the cryptographic designs implemented in FPGAs to side-channel attacks. It focuses on the implementation of Advanced Encryption Standard (AES) with multiple countermeasures against attacks and evaluates the effect of parameters settings on security using Test Vector Leakage Assessment based on Welch’s t-test.

Název v anglickém jazyce

Influence of Synthesis Parameters on Vulnerability to Side-Channel Attacks

Popis výsledku anglicky

Every cryptographic design has to be secure to fulfil its function properly. As side-channel attacks are becoming easier and easier to perform, designers of secure circuits must pay attention to implementing various countermeasures against these attacks. However, in some cases, their hard work can be thwarted if automatic optimizations invalidate the defences. This work explores the effect of synthesis parameters settings on the vulnerability of the cryptographic designs implemented in FPGAs to side-channel attacks. It focuses on the implementation of Advanced Encryption Standard (AES) with multiple countermeasures against attacks and evaluates the effect of parameters settings on security using Test Vector Leakage Assessment based on Welch’s t-test.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach<br>I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění

2021

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 10th Mediterranean Conference on Embedded Computing (MECO'2020)

ISBN

978-0-7381-3361-4

ISSN

—

e-ISSN

2637-9511

Počet stran výsledku

6

Strana od-do

735-740

Název nakladatele

Institute of Electrical and Electronics Engineers, Inc.

Místo vydání

—

Místo konání akce

Budva

Datum konání akce

7. 6. 2021

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—