Implementation of AES algorithm on FPGA

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F15%3APU115163" target="_blank" >RIV/00216305:26220/15:PU115163 - isvavai.cz</a>
Result on the web
<a href="http://www.feec.vutbr.cz/EEICT/2015/sbornik/EEICT-2015-sbornik-komplet_v2.pdf" target="_blank" >http://www.feec.vutbr.cz/EEICT/2015/sbornik/EEICT-2015-sbornik-komplet_v2.pdf</a>
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Implementace algoritmu AES na FPGA
Original language description
Článek popisuje VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementaci algoritmu AES (Advanced Encryption Standard) na FPGA kartu (Field-Programmable Gate Array), která používá čip Virtex-7 od společnosti Xilinx. V tomto projektu je hlavním zájmem realizovat všechny části algoritmu na hardware.
Czech name
Implementace algoritmu AES na FPGA
Czech description
Článek popisuje VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementaci algoritmu AES (Advanced Encryption Standard) na FPGA kartu (Field-Programmable Gate Array), která používá čip Virtex-7 od společnosti Xilinx. V tomto projektu je hlavním zájmem realizovat všechny části algoritmu na hardware.

Publication year
2015
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Proceedings of the 21st Conference STUDENT EEICT 2015
ISBN
978-80-214-5148-3
ISSN
—
e-ISSN
—
Number of pages
3
Pages from-to
193-195
Publisher name
Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních
Place of publication
Brno
Event location
Brno
Event date
Apr 23, 2015
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—

Similar results(10)