Fault Tolerant Systems - Reconfiguration controller design methodology
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F17%3APU126435" target="_blank" >RIV/00216305:26230/17:PU126435 - isvavai.cz</a>
Result on the web
<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=11480" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=11480</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Systémy odolné proti poruchám - metodika návrhu řadiče rekonfigurace
Original language description
Pro kritické nejen řídicí systémy je výskyt poruch velice nežádoucí záležitostí. Obzvláště pokud by mohlo dojít k újmě na zdraví nebo finančním ztrátám. Proto se rozvíjely techniky známé pod názvem systémy odolné proti poruchám. Pro zotavování z poruch je obzvláště výhodné využít rekonfigurace. Platformou schopnou rekonfigurace pro návrh a implementaci obvodů je FPGA. Pro zajištění opravy obvodu v FPGA pomocí rekonfigurace je velice výhodné využít řadič částečné dynamické rekonfigurace tedy speciální přidanou komponentu. Dále je žádoucí, aby i řadič byl odolný proti poruchám, obzvláště když bude umístěn na stejném FPGA. Právě návrhem tohoto řadiče a vypracováním příslušných kritérií se bude zabývat metodika, která bude také tématem disertační práce.
Czech name
Systémy odolné proti poruchám - metodika návrhu řadiče rekonfigurace
Czech description
Pro kritické nejen řídicí systémy je výskyt poruch velice nežádoucí záležitostí. Obzvláště pokud by mohlo dojít k újmě na zdraví nebo finančním ztrátám. Proto se rozvíjely techniky známé pod názvem systémy odolné proti poruchám. Pro zotavování z poruch je obzvláště výhodné využít rekonfigurace. Platformou schopnou rekonfigurace pro návrh a implementaci obvodů je FPGA. Pro zajištění opravy obvodu v FPGA pomocí rekonfigurace je velice výhodné využít řadič částečné dynamické rekonfigurace tedy speciální přidanou komponentu. Dále je žádoucí, aby i řadič byl odolný proti poruchám, obzvláště když bude umístěn na stejném FPGA. Právě návrhem tohoto řadiče a vypracováním příslušných kritérií se bude zabývat metodika, která bude také tématem disertační práce.
Classification
Type
D - Article in proceedings
CEP classification
—
OECD FORD branch
20206 - Computer hardware and architecture
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2017
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury & diagnostika 2017
ISBN
978-80-972784-0-3
ISSN
—
e-ISSN
—
Number of pages
4
Pages from-to
24-27
Publisher name
Slovenská technická univerzita v Bratislavě
Place of publication
Smolenice
Event location
Smolenice
Event date
Sep 6, 2017
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—