Partial Dynamic Reconfiguration in Xilinx FPGA Circuits

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00079825" target="_blank" >RIV/67985556:_____/07:00079825 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

čeština

Original language name

Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX

Original language description

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na obvodech FPGA firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx.

Czech name

Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX

Czech description

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na obvodech FPGA firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx.

Type

A - Audiovisual production

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

<a href="/en/project/1M0567" target="_blank" >1M0567: Centre for Applied Cybernetics</a><br>

Continuities

Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year

2007

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

—

Place of publication

Praha

Publisher/client name

—

Version

—

Carrier ID

—