Partial Dynamic Reconfiguration in Xilinx FPGA Circuits with ISE 8.2i and EDK 8.2i tools

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00081217" target="_blank" >RIV/67985556:_____/07:00081217 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

čeština

Original language name

Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i

Original language description

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na FPGA obvodech firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx. Použitými nástroji jsou ISE a EDK ve verzi 8.2i.

Czech name

Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i

Czech description

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na FPGA obvodech firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx. Použitými nástroji jsou ISE a EDK ve verzi 8.2i.

Type

A - Audiovisual production

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

<a href="/en/project/1M0567" target="_blank" >1M0567: Centre for Applied Cybernetics</a><br>

Continuities

Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year

2007

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

—

Place of publication

Praha

Publisher/client name

—

Version

—

Carrier ID

—