All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

A Powerful Extension of Servo-Loop Method for Simulation-based A/D Converter Testing

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03137953" target="_blank" >RIV/68407700:21230/07:03137953 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    A Powerful Extension of Servo-Loop Method for Simulation-based A/D Converter Testing

  • Original language description

    This paper deals with the performance aspects of Virtual Testing Environment (VTE) built for A/D converter performance extraction. Here, the term "virtual" implies the fact that the ADC testing is done yet in the circuit design to identify and possibly optimize the major error sources at transistor-level. The procedure of virtual testing is aided by behavioral and system models so as to streamline the decomposition of nonidealities present in the real ADC structure.

  • Czech name

    Výkonné rozšíření Servosmyčkové metody pro testování A/D převodníků založené na simulaci

  • Czech description

    Příspěvek se zabývá výkonnostními aspekty virtuálního testovacího rozhraní vytvořeného k extrakci parametrů A/D převodníků. Výraz "virtuální" odpovídá skutečnosti, že testování A/D převodníku je provedeno již v obvodovém návrhu pro účely identifikace a možné optimalizace chybových zdrojů na plně tranzistorové úrovni. Procedura virtuálního testování je podpořena behaviorálními a systémovými modely za účelem zefektivnění dekompozice neideálních parametrů přítomných v reálné struktuře A/D převodníku.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JA - Electronics and optoelectronics

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/GA102%2F07%2F1186" target="_blank" >GA102/07/1186: Sophisticated methods of the analog and mixed-signal circuits design in sub-micron technologies</a><br>

  • Continuities

    Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2007

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    12th TC4 International Workshop on ADC Modelling and Testing

  • ISBN

    978-973-667-264-4

  • ISSN

  • e-ISSN

  • Number of pages

    6

  • Pages from-to

    57-62

  • Publisher name

    CERMI Publishing House

  • Place of publication

    Iasi

  • Event location

    Iasi

  • Event date

    Sep 19, 2007

  • Type of event by nationality

    WRD - Celosvětová akce

  • UT code for WoS article