A Contribution to Advanced Extraction Methods for Static ADC Non-linearity

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03141583" target="_blank" >RIV/68407700:21230/07:03141583 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

A Contribution to Advanced Extraction Methods for Static ADC Non-linearity

Original language description

One of the recent approaches for A/D converter performance extraction is the so-called Servo-Loop method. In this paper, we build an improved version of this method targeted to full transistor-level circuit simulation of static integral and differentialnon-linearity. In comparison with the conventional implementation, the Servo-Loop version proposed was enhanced by a powerful search algorithm. Subsequently, this paper deals with the description of a versatile Servo-Looper tool developed in Verilog-A language suitable for direct co-operation with most of the analog and mixed-signal simulators used in industry. Powerful capabilities of the proposed Servo-Looper tool were successfully confirmed by a large simulation set performed on a full custom ADC design example. The presented paper brings the most significant results of the ADC simulation procedure.

Czech name

Příspěvek k pokročilým metodám extrakce statických nelinearit A/D převodníků

Czech description

Jedním ze současných přístupů k extrakci parametrů převodníků A/D je tzv. Servosmyčková metoda. V tomto příspěvku předkládáme vylepšenou verzi této metody zaměřenou na extrakci statické INL a DNL v kontextu obvodové simulace na plně tranzistorové úrovni.V porovnání s obvyklou implementací je navržená Servosmyčka obohacena výkonným vyhledávacím algoritmem. Příspěvek se následně zabývá popisem univerzálního Servo-Looper nástroje vytvořeného v jazyce Verilog-A vhodného k přímé spolupráci s většinou analogových a "mixed-signal" simulátorů používaných v průmyslu. Výkonnostní možnosti navrženého nástroje byly úspěšně potvrzeny sadu analogových simulací zákaznického A/D převodníku. Předložený článek prezentuje nejvýznamnější výsledky z této oblasti.

Type

D - Article in proceedings

CEP classification

JA - Electronics and optoelectronics

OECD FORD branch

—

Project

<a href="/en/project/GA102%2F07%2F1186" target="_blank" >GA102/07/1186: Sophisticated methods of the analog and mixed-signal circuits design in sub-micron technologies</a><br>

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2007

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

2007 IEEE Instrumentation and Measurement Technology Conference Proceedings

ISBN

1-4244-0589-0

ISSN

1091-5281

e-ISSN

—

Number of pages

4

Pages from-to

—

Publisher name

IEEE

Place of publication

Warsaw

Event location

Warsaw

Event date

May 1, 2007

Type of event by nationality

WRD - Celosvětová akce

UT code for WoS article

—