All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

*Wideband dual channel synchronous detector

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F15%3A00236422" target="_blank" >RIV/68407700:21230/15:00236422 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    čeština

  • Original language name

    *Širokopásmový dvoukanálový synchronní detektor

  • Original language description

    *Navržené zařízení je založeno na použití výkonného hradlového pole (FPGA). Algoritmus číslicové synchronní detekce je implementován na úrovni jazyka VHDL. Navržený synchronní detektor pracuje ve frekvenčním rozsahu od 1 Hz do 1 MHz. Vstupní analogové obvody synchronního detektoru obsahují dva nezávislé kanály obsahující nízko šumové operační zesilovače v zapojení napěťových sledovačů a diferenciální budiče použitých A/D převodníků. Ty mají maximální vzorkovací kmitočet 250 MSPS a nominální rozlišení 16bitů. Nedílnou součástí VHDL implementace je obvod plně digitálního fázového závěsu. Ten je použit pro generování referenčních signálů synchronního detektoru. Volitelně je možné zařízení napájet z interního akumulátorového zdroje.

  • Czech name

    *Širokopásmový dvoukanálový synchronní detektor

  • Czech description

    *Navržené zařízení je založeno na použití výkonného hradlového pole (FPGA). Algoritmus číslicové synchronní detekce je implementován na úrovni jazyka VHDL. Navržený synchronní detektor pracuje ve frekvenčním rozsahu od 1 Hz do 1 MHz. Vstupní analogové obvody synchronního detektoru obsahují dva nezávislé kanály obsahující nízko šumové operační zesilovače v zapojení napěťových sledovačů a diferenciální budiče použitých A/D převodníků. Ty mají maximální vzorkovací kmitočet 250 MSPS a nominální rozlišení 16bitů. Nedílnou součástí VHDL implementace je obvod plně digitálního fázového závěsu. Ten je použit pro generování referenčních signálů synchronního detektoru. Volitelně je možné zařízení napájet z interního akumulátorového zdroje.

Classification

  • Type

    G<sub>funk</sub> - Functional sample

  • CEP classification

    JA - Electronics and optoelectronics

  • OECD FORD branch

Result continuities

  • Project

  • Continuities

    S - Specificky vyzkum na vysokych skolach

Others

  • Publication year

    2015

  • Confidentiality

    C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Data specific for result type

  • Internal product ID

    FV3/2015

  • Numerical identification

  • Technical parameters

    Počet kanálů 2, frekvenční rozsah 1 Hz - 1 MHz, maximální vzorkovací kmitočet 250 Msps, nominální rozlišení 16 bitů

  • Economical parameters

    Cena 60 000,- Kč

  • Application category by cost

  • Owner IČO

    68407700

  • Owner name

    ČVUT FEL, katedra měření

  • Owner country

    CZ - CZECH REPUBLIC

  • Usage type

    A - K využití výsledku jiným subjektem je vždy nutné nabytí licence

  • Licence fee requirement

    A - Poskytovatel licence na výsledek požaduje licenční poplatek

  • Web page