Vše
Vše

Co hledáte?

Vše
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”
FW03010350

Akcelerační platforma pro nízkolatenční obchodování na burze

Cíle projektu

Cílem projektu je výrazně technologicky posunout produkt akcelerační platformy pro nízkolatenční obchodování na burze a zvýšit tak jeho konkurenceschopnost na zahraničních trzích. Základem této platformy je akcelerační karta s rozhraním PCIe, vybavená síťovými rozhraními a hradlovým polem FPGA, ve kterém je realizována hlavní funkcionalita, tj. zpracování informací z burzy, jejich porovnání s nastavenými obchodními strategiemi a v případě potřeby odesílání požadavků (o nákupu/prodeji) zpět na burzu. Klíčové vlastnosti této platformy spočívají v možnosti realizovat obchodní strategie přímo uvnitř FPGA čipu, podporovat více burz současně a efektivně přistupovat k informacím o obchodovaných položkách uložených ve velkokapacitních pamětech typu DRAM nebo HBM.

Klíčová slova

Low-latency tradingFPGAhardware architecture

Veřejná podpora

  • Poskytovatel

    Technologická agentura ČR

  • Program

    TREND

  • Veřejná soutěž

    TREND 3 (STA02020FW030)

  • Hlavní účastníci

    Magmio a.s.

  • Druh soutěže

    VS - Veřejná soutěž

  • Číslo smlouvy

    FW03010350 - Smlouva o poskytnutí podpory

Alternativní jazyk

  • Název projektu anglicky

    Acceleration platform for low-latency trading

  • Anotace anglicky

    The project aims to significantly technologically extend the product of the acceleration platform for low-latency trading on the stock and thus increase its competitiveness on foreign markets. This platform includes an acceleration card with a PCIe interface, equipped with network interfaces and a FPGA gate array. The main functionality, i.e., processing information from the stock, comparing them with a set of trading strategies and sending requests back to the stock market, is implemented inside the FPGA chip. The key features of this platform include the ability to implement trading strategies directly within the FPGA chip, the support of multiple stocks simultaneously, and effective access to information about trading items using high-capacity memories such as DRAM or HBM.

Vědní obory

  • Kategorie VaV

    AP - Aplikovaný výzkum

  • OECD FORD - hlavní obor

    20206 - Computer hardware and architecture

  • OECD FORD - vedlejší obor

    20202 - Communication engineering and systems

  • OECD FORD - další vedlejší obor

    20201 - Electrical and electronic engineering

  • CEP - odpovídající obory
    (dle převodníku)

    JA - Elektronika a optoelektronika, elektrotechnika
    JB - Senzory, čidla, měření a regulace
    JC - Počítačový hardware a software
    JW - Navigace, spojení, detekce a protiopatření

Hodnocení dokončeného projektu

  • Hodnocení poskytovatelem

    U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

  • Zhodnocení výsledků projektu

    Projekt „Akcelerační platforma pro nízkolatenční obchodování na burze“ se zaměřil na technologický posun v oblasti vysokorychlostního algoritmického obchodování. Klíčovými prvky řešení jsou implementace obchodních strategií přímo v FPGA, podpora více burz a efektivní práce s velkokapacitními paměťmi typu DRAM nebo HBM. Z odborného hlediska projekt přinesl několik inovací, přičemž největší přínosy spočívají v: - Optimalizaci latence komunikace mezi jednotlivými komponentami obchodního systému. - Rozšíření obchodovací logiky pro více burz, což umožňuje realizovat komplexnější strategie na různých trzích současně. - Integraci nízkolatenčních přístupů k DRAM/HBM, čímž se projekt snaží překonat tradiční omezení paměťové propustnosti. Oponentní komise se shodla, že projekt uspěl podle zadání.

Termíny řešení

  • Zahájení řešení

    1. 1. 2021

  • Ukončení řešení

    31. 12. 2024

  • Poslední stav řešení

    U - Ukončený projekt

  • Poslední uvolnění podpory

    28. 2. 2024

Dodání dat do CEP

  • Důvěrnost údajů

    C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

  • Systémové označení dodávky dat

    CEP25-TA0-FW-U

  • Datum dodání záznamu

    23. 6. 2025

Finance

  • Celkové uznané náklady

    30 978 tis. Kč

  • Výše podpory ze státního rozpočtu

    21 194 tis. Kč

  • Ostatní veřejné zdroje financování

    0 tis. Kč

  • Neveřejné tuz. a zahr. zdroje finan.

    9 829 tis. Kč

Uznané náklady

30 978 tis. Kč

Statní podpora

21 194 tis. Kč

0%


Poskytovatel

Technologická agentura ČR

OECD FORD

Computer hardware and architecture

Doba řešení

01. 01. 2021 - 31. 12. 2024