Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů

Veřejná podpora

  • Poskytovatel

    Grantová agentura České republiky

  • Program

    Standardní projekty

  • Veřejná soutěž

  • Hlavní účastníci

    Vysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií

  • Druh soutěže

  • Číslo smlouvy

Alternativní jazyk

  • Název projektu anglicky

    Methodology and tools for digital circuits testability analysis

  • Anotace anglicky

    Methodologies and tools for digital circuits testability analysis are an integral part of the design process. One of their goals is to find an alternative to the test application of the circuit as a whole. One of the possibilities lies in utilizing a full scan method which is based in connecting all the flip-flops (FFs) into a shift register during the test application, through which test patterns and responses are shifted. However, the full scan methods have two main drawbacks: the test application time is long (all the transfers of test patterns and responses is done serially) and the chip costs are high (the construction of FFs is more complicated than the construction of ordinary FFs). The goal of this research project is to find alternatives tthefull scan methods. One of the solutions to this problem is searching for parallel paths in the circuit under analysis and defining criteria on the basis of which the number of FFs in the shift register can be reduced (partial scan). The conception is

Vědní obory

  • Kategorie VaV

  • CEP - hlavní obor

    JC - Počítačový hardware a software

  • CEP - vedlejší obor

  • CEP - další vedlejší obor

  • OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

    20206 - Computer hardware and architecture

Hodnocení dokončeného projektu

  • Hodnocení poskytovatelem

    U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

  • Zhodnocení výsledků projektu

    Odborným přínosem projektu bylo vytvoření nové metodiky analýzy struktury obvodů a systému IDAT k modifikaci datové cesty; zároveň byla dopracována metodika s testovatelností na úrovni behaviorálního popisu. Přínosem projektu jsou rovněž výstupy ve formě

Termíny řešení

  • Zahájení řešení

    1. 1. 1998

  • Ukončení řešení

    1. 1. 2000

  • Poslední stav řešení

    U - Ukončený projekt

  • Poslední uvolnění podpory

Dodání dat do CEP

  • Důvěrnost údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

  • Systémové označení dodávky dat

    CEP/2001/GA0/GA01GA/U/N/9:4

  • Datum dodání záznamu

Finance

  • Celkové uznané náklady

    1 390 tis. Kč

  • Výše podpory ze státního rozpočtu

    1 383 tis. Kč

  • Ostatní veřejné zdroje financování

    0 tis. Kč

  • Neveřejné tuz. a zahr. zdroje finan.

    0 tis. Kč