Formální přístup k plánování testu číslicových obvodů
Cíle projektu
Tématem navrženého projektu je metodika pro plánování testu struktury číslicových obvodů na úrovni meziregistrových přenosů (RT) sestávající z mnoha vzájemně propojených jednotek. Předpokládá se, že struktura obvodu byla již dříve analyzována a bylnavržen způsob aplikace testu na jednotlivé jednotky. K tomuto účelu lze využít metodiku pro analýzu testovatelnosti, která byla vyvinuta v rámci nosného projektu a popsána navrhovatelem v jeho disertační práci. Tam byl též prezentován formální modelanalyzovaného obvodu a jeho vlastností důležitých z pohledu diagnostiky. Je tedy k dispozici model obvodu a výsledky předchozí analýzy, které říkají jakým způsobem (po jakých cestách, s využitím kterých jednotek) bude probíhat aplikace testu každékonkrétní jednotky. V rámci tohoto projektu by se řešily otázky testu obvodu jako celku, tj. nejvýhodnější pořadí testu jednotek, možnosti proudového testovaní, synchronizace toku diagnostických dat a možnosti paralelizace testu jednotek obvodu. Řešení
Klíčová slova
Veřejná podpora
Poskytovatel
Grantová agentura České republiky
Program
Postdoktorandské granty
Veřejná soutěž
Standardní projekty 3 (SGA02003GA1PD)
Hlavní účastníci
Vysoké učení technické v Brně / Fakulta informačních technologií
Druh soutěže
VS - Veřejná soutěž
Číslo smlouvy
—
Alternativní jazyk
Název projektu anglicky
Formal approach to digital circuits test scheduling
Anotace anglicky
The topic of the proposed project is a methodology for scheduling of a test of digital circuits structure at Register Transfer (RT) level. The structure consist of mutually interconnected units. It is supposed that the circuit structure was previouslyanalysed from the testability point of view and the method of the test application for each unit was proposed. For this purpose, the testability analysis methodology developed under main project and introduced by proposer in his doctoral thesis can beused.In the same thesis, a formal model of the circuit under analysis and its properties important from the diagnostic point of view were presented. A starting point is the model of the circuit and results of previously performed testability analysiswhich sayhow (along which paths and using which units) the test application process will run for each tested unit. The aim of this project is to develop a formal methodology which identifies optimal sequence of the test of units, synchronization of
Vědní obory
Kategorie VaV
ZV - Základní výzkum
CEP - hlavní obor
JC - Počítačový hardware a software
CEP - vedlejší obor
—
CEP - další vedlejší obor
—
OECD FORD - odpovídající obory
(dle převodníku)20206 - Computer hardware and architecture
Hodnocení dokončeného projektu
Hodnocení poskytovatelem
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Zhodnocení výsledků projektu
Cílem projektu bylo vytvořit metodiku pro plánování testu číslicového obvodu na úrovni RT. Předpokládá se, že u obvodu byla již provedena analýza testovatelnosti s využitím konceptu i cest a bylo pro testování každého prvku stanoveno, jaký bude tok diagn
Termíny řešení
Zahájení řešení
1. 1. 2003
Ukončení řešení
1. 1. 2005
Poslední stav řešení
U - Ukončený projekt
Poslední uvolnění podpory
—
Dodání dat do CEP
Důvěrnost údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Systémové označení dodávky dat
CEP06-GA0-GP-U/06:6
Datum dodání záznamu
19. 5. 2008
Finance
Celkové uznané náklady
580 tis. Kč
Výše podpory ze státního rozpočtu
580 tis. Kč
Ostatní veřejné zdroje financování
0 tis. Kč
Neveřejné tuz. a zahr. zdroje finan.
0 tis. Kč
Uznané náklady
580 tis. Kč
Statní podpora
580 tis. Kč
0%
Poskytovatel
Grantová agentura České republiky
CEP
JC - Počítačový hardware a software
Doba řešení
01. 01. 2003 - 01. 01. 2005