Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Formální přístup k plánování testu číslicových obvodů

Veřejná podpora

  • Poskytovatel

    Grantová agentura České republiky

  • Program

    Postdoktorandské granty

  • Veřejná soutěž

    Standardní projekty 3 (SGA02003GA1PD)

  • Hlavní účastníci

    Vysoké učení technické v Brně / Fakulta informačních technologií

  • Druh soutěže

    VS - Veřejná soutěž

  • Číslo smlouvy

Alternativní jazyk

  • Název projektu anglicky

    Formal approach to digital circuits test scheduling

  • Anotace anglicky

    The topic of the proposed project is a methodology for scheduling of a test of digital circuits structure at Register Transfer (RT) level. The structure consist of mutually interconnected units. It is supposed that the circuit structure was previouslyanalysed from the testability point of view and the method of the test application for each unit was proposed. For this purpose, the testability analysis methodology developed under main project and introduced by proposer in his doctoral thesis can beused.In the same thesis, a formal model of the circuit under analysis and its properties important from the diagnostic point of view were presented. A starting point is the model of the circuit and results of previously performed testability analysiswhich sayhow (along which paths and using which units) the test application process will run for each tested unit. The aim of this project is to develop a formal methodology which identifies optimal sequence of the test of units, synchronization of

Vědní obory

  • Kategorie VaV

    ZV - Základní výzkum

  • CEP - hlavní obor

    JC - Počítačový hardware a software

  • CEP - vedlejší obor

  • CEP - další vedlejší obor

  • OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

    20206 - Computer hardware and architecture

Hodnocení dokončeného projektu

  • Hodnocení poskytovatelem

    U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

  • Zhodnocení výsledků projektu

    Cílem projektu bylo vytvořit metodiku pro plánování testu číslicového obvodu na úrovni RT. Předpokládá se, že u obvodu byla již provedena analýza testovatelnosti s využitím konceptu i cest a bylo pro testování každého prvku stanoveno, jaký bude tok diagn

Termíny řešení

  • Zahájení řešení

    1. 1. 2003

  • Ukončení řešení

    1. 1. 2005

  • Poslední stav řešení

    U - Ukončený projekt

  • Poslední uvolnění podpory

Dodání dat do CEP

  • Důvěrnost údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

  • Systémové označení dodávky dat

    CEP06-GA0-GP-U/06:6

  • Datum dodání záznamu

    19. 5. 2008

Finance

  • Celkové uznané náklady

    580 tis. Kč

  • Výše podpory ze státního rozpočtu

    580 tis. Kč

  • Ostatní veřejné zdroje financování

    0 tis. Kč

  • Neveřejné tuz. a zahr. zdroje finan.

    0 tis. Kč