Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Základní výzkum v návrhu CMOS prvků fraktálního řádu

Veřejná podpora

  • Poskytovatel

    Grantová agentura České republiky

  • Program

    Standardní projekty

  • Veřejná soutěž

    SGA0202300001

  • Hlavní účastníci

    Vysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií

  • Druh soutěže

    VS - Veřejná soutěž

  • Číslo smlouvy

    23-06070S

Alternativní jazyk

  • Název projektu anglicky

    Fundamental research on designing of CMOS fractional-order elements

  • Anotace anglicky

    The project deals with the research on the description and the design of fractional-order elements, fractional-order capacitors (FOCs) especially, essential for future synthesis of analog systems of fractional (non-integer) order. These researched elements are made up of circuits based on resistive-capacitive layers and for their description and design they use theory of circuits with distributed parameters. Software design tool is created. Based on the requirements on FOC and expected method of implementation, specified in proposal, it proposes parameters of possible CMOS implementation. The validity of mathematical description and the design tool is verified by experimental realization of on-chip solid-state FOCs. The proposal aims to allow electronic control of the parameters of the implemented element, which has not been achieved in practice yet. Hence, this project contributes to the further development in electronics, the design of analog fractional systems and it also significantly increases the application potential of non-integer order circuits.

Vědní obory

  • Kategorie VaV

    ZV - Základní výzkum

  • OECD FORD - hlavní obor

    20201 - Electrical and electronic engineering

  • OECD FORD - vedlejší obor

  • OECD FORD - další vedlejší obor

  • CEP - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

    JA - Elektronika a optoelektronika, elektrotechnika<br>JB - Senzory, čidla, měření a regulace

Termíny řešení

  • Zahájení řešení

    1. 1. 2023

  • Ukončení řešení

    31. 12. 2025

  • Poslední stav řešení

    B - Běžící víceletý projekt

  • Poslední uvolnění podpory

    24. 4. 2023

Dodání dat do CEP

  • Důvěrnost údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

  • Systémové označení dodávky dat

    CEP24-GA0-GA-R

  • Datum dodání záznamu

    19. 2. 2024

Finance

  • Celkové uznané náklady

    7 266 tis. Kč

  • Výše podpory ze státního rozpočtu

    6 462 tis. Kč

  • Ostatní veřejné zdroje financování

    804 tis. Kč

  • Neveřejné tuz. a zahr. zdroje finan.

    0 tis. Kč