Základní výzkum v návrhu CMOS prvků fraktálního řádu
Cíle projektu
Projekt se věnuje výzkumu popisu a návrhu prvků fraktálního řádu, zejména fraktálních kapacitorů (FOC), nezbytných pro následnou syntézu analogových systémů fraktálního (neceločíselného) řádu. Tyto zkoumané prvky jsou tvořené obvody na principu rezistivních a kapacitních vrstev a pro jejich popis a návrh využívají teorie obvodů s rozprostřenými parametry. Je navržen návrhový software, který na základě požadavků na parametry samotného FOC a parametrů očekávaného způsobu realizace, specifikovaných v přihlášce projektu, navrhne parametry pro možnou CMOS implementaci. Správnost matematického popisu a návrhového software je ověřena experimentální realizací diskrétních prvků FOC na CMOS čipu. Návrh má za cíl dovolit elektronické řízení parametrů realizovaného prvku, kterého v praxi nebylo dosud dosaženo. To přinese další rozvoj oblasti elektroniky, návrhu analogových fraktálních systémů a výrazně rozšíří aplikační potenciál obvodů neceločíselného řádu.
Klíčová slova
Veřejná podpora
Poskytovatel
Grantová agentura České republiky
Program
Standardní projekty
Veřejná soutěž
SGA0202300001
Hlavní účastníci
Vysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií
Druh soutěže
VS - Veřejná soutěž
Číslo smlouvy
23-06070S
Alternativní jazyk
Název projektu anglicky
Fundamental research on designing of CMOS fractional-order elements
Anotace anglicky
The project deals with the research on the description and the design of fractional-order elements, fractional-order capacitors (FOCs) especially, essential for future synthesis of analog systems of fractional (non-integer) order. These researched elements are made up of circuits based on resistive-capacitive layers and for their description and design they use theory of circuits with distributed parameters. Software design tool is created. Based on the requirements on FOC and expected method of implementation, specified in proposal, it proposes parameters of possible CMOS implementation. The validity of mathematical description and the design tool is verified by experimental realization of on-chip solid-state FOCs. The proposal aims to allow electronic control of the parameters of the implemented element, which has not been achieved in practice yet. Hence, this project contributes to the further development in electronics, the design of analog fractional systems and it also significantly increases the application potential of non-integer order circuits.
Vědní obory
Kategorie VaV
ZV - Základní výzkum
OECD FORD - hlavní obor
20201 - Electrical and electronic engineering
OECD FORD - vedlejší obor
—
OECD FORD - další vedlejší obor
—
CEP - odpovídající obory
(dle převodníku)JA - Elektronika a optoelektronika, elektrotechnika
JB - Senzory, čidla, měření a regulace
Termíny řešení
Zahájení řešení
1. 1. 2023
Ukončení řešení
31. 12. 2025
Poslední stav řešení
K - Končící víceletý projekt
Poslední uvolnění podpory
29. 2. 2024
Dodání dat do CEP
Důvěrnost údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Systémové označení dodávky dat
CEP25-GA0-GA-R
Datum dodání záznamu
21. 2. 2025
Finance
Celkové uznané náklady
7 266 tis. Kč
Výše podpory ze státního rozpočtu
6 462 tis. Kč
Ostatní veřejné zdroje financování
804 tis. Kč
Neveřejné tuz. a zahr. zdroje finan.
0 tis. Kč
Základní informace
Uznané náklady
7 266 tis. Kč
Statní podpora
6 462 tis. Kč
88%
Poskytovatel
Grantová agentura České republiky
OECD FORD
Electrical and electronic engineering
Doba řešení
01. 01. 2023 - 31. 12. 2025