Speeding up Quantified Bit-Vector SMT Solvers by Bit-Width Reductions and Extensions

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216224%3A14330%2F20%3A00114392" target="_blank" >RIV/00216224:14330/20:00114392 - isvavai.cz</a>

Výsledek na webu

<a href="https://link.springer.com/chapter/10.1007%2F978-3-030-51825-7_27" target="_blank" >https://link.springer.com/chapter/10.1007%2F978-3-030-51825-7_27</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1007/978-3-030-51825-7_27" target="_blank" >10.1007/978-3-030-51825-7_27</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Speeding up Quantified Bit-Vector SMT Solvers by Bit-Width Reductions and Extensions

Popis výsledku v původním jazyce

Recent experiments have shown that satisfiability of a quantified bit-vector formula coming from practical applications almost never changes after reducing all bit-widths in the formula to a small number of bits. This paper proposes a novel technique based on this observation. Roughly speaking, a given quantified bit-vector formula is reduced and sent to a solver, an obtained model is then extended to the original bit-widths and verified against the original formula. We also present an experimental evaluation demonstrating that this technique can significantly improve the performance of state-of-the-art smt solvers Boolector, CVC4, and Q3B on quantified bit-vector formulas from the smt-lib repository.

Název v anglickém jazyce

Speeding up Quantified Bit-Vector SMT Solvers by Bit-Width Reductions and Extensions

Popis výsledku anglicky

Recent experiments have shown that satisfiability of a quantified bit-vector formula coming from practical applications almost never changes after reducing all bit-widths in the formula to a small number of bits. This paper proposes a novel technique based on this observation. Roughly speaking, a given quantified bit-vector formula is reduced and sent to a solver, an obtained model is then extended to the original bit-widths and verified against the original formula. We also present an experimental evaluation demonstrating that this technique can significantly improve the performance of state-of-the-art smt solvers Boolector, CVC4, and Q3B on quantified bit-vector formulas from the smt-lib repository.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

<a href="/cs/project/GA18-02177S" target="_blank" >GA18-02177S: Abstrakce a jiné techniky v semi-symbolické verifikaci programů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění

2020

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Theory and Applications of Satisfiability Testing - SAT 2020 - 23rd International Conference, Alghero, Italy, July 3-10, 2020, Proceedings

ISBN

9783030518240

ISSN

0302-9743

e-ISSN

—

Počet stran výsledku

16

Strana od-do

378-393

Název nakladatele

Springer

Místo vydání

Cham (Switzerland)

Místo konání akce

Alghero (Italy)

Datum konání akce

1. 1. 2020

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000711645300027