Optimizing SW/HW Architecture for Parallel Embedded Systems - A Case Study

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F01%3APU28672" target="_blank" >RIV/00216305:26220/01:PU28672 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Optimizing SW/HW Architecture for Parallel Embedded Systems - A Case Study

Popis výsledku v původním jazyce

The paper addresses the issue of prototyping hw/sw architecture of application-specific multi-processor systems (recently on a chip). Performance prediction of these systems, either bus-based SMPs or message-passing networks of DSPs, is undertaken usinga CSP-based tool Transim. Variations in processor count, clock rate, link speed, bus bandwidth, cache line, as well as in partitioning and mapping the resulting sw components to processors can be easily accounted for. The technique is demonstrated on pparallel FFT on 2 to 8 processors.

Název v anglickém jazyce

Optimizing SW/HW Architecture for Parallel Embedded Systems - A Case Study

Popis výsledku anglicky

The paper addresses the issue of prototyping hw/sw architecture of application-specific multi-processor systems (recently on a chip). Performance prediction of these systems, either bus-based SMPs or message-passing networks of DSPs, is undertaken usinga CSP-based tool Transim. Variations in processor count, clock rate, link speed, bus bandwidth, cache line, as well as in partitioning and mapping the resulting sw components to processors can be easily accounted for. The technique is demonstrated on pparallel FFT on 2 to 8 processors.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2001

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the the International Workshop on Discrete-Event System Design, DESDes'01

ISBN

83-85911-62-6

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

103-108

Název nakladatele

Publishing House of Zielona Gora Technical University

Místo vydání

Przytok near Zielona Gora, POLAND

Místo konání akce

Przytok near Zielona Gora

Datum konání akce

30. 11. 2000

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—