Analytic Approach to RTL Testability Analysis

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F01%3APU28712" target="_blank" >RIV/00216305:26220/01:PU28712 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Analytic Approach to RTL Testability Analysis

Popis výsledku v původním jazyce

The paper deals with analytical approach to the RTL testability analysis and its results. Approach is based as on circuit i path analysis, finding i paths existence conditions and the ways in which these conditions could be set, as on difficult to control/observe nodes location. On these testability analysis results basis, UUA (Unit Under Analysis) modification is suggested. This modification is based on insertion of selected registers into scan chain in order to improve controllability/observability pproperties of previously located difficult to control/observe nodes. The goal of presented methodology is to maximally utilise current UUA structure for future test application to reduce necessary modifications for UUA testability improvements suggested by UUA testability analysis results.

Název v anglickém jazyce

Analytic Approach to RTL Testability Analysis

Popis výsledku anglicky

The paper deals with analytical approach to the RTL testability analysis and its results. Approach is based as on circuit i path analysis, finding i paths existence conditions and the ways in which these conditions could be set, as on difficult to control/observe nodes location. On these testability analysis results basis, UUA (Unit Under Analysis) modification is suggested. This modification is based on insertion of selected registers into scan chain in order to improve controllability/observability pproperties of previously located difficult to control/observe nodes. The goal of presented methodology is to maximally utilise current UUA structure for future test application to reduce necessary modifications for UUA testability improvements suggested by UUA testability analysis results.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2001

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of 7th Conference Student FEI 2001

ISBN

80-214-1860-5

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

363-367

Název nakladatele

Brno University of Technology

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

3. 4. 2001

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—