Čítače LFSR s pipeliningem
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F04%3APU41857" target="_blank" >RIV/00216305:26220/04:PU41857 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Pipelined LFSR Counters
Popis výsledku v původním jazyce
Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.
Název v anglickém jazyce
Pipelined LFSR Counters
Popis výsledku anglicky
Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2004
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Radioelektronika 2004, Conference Proceedings
ISBN
80-227-2017-8
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
335-338
Název nakladatele
NEUVEDEN
Místo vydání
Bratislava
Místo konání akce
Bratislava
Datum konání akce
27. 4. 2004
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—