Testovací modul pro vyhodnocení bitových chyb sériových spojů založený na FPGA
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU57242" target="_blank" >RIV/00216305:26220/06:PU57242 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
FPGA Based Test Module for Error Bit Evaluation in Serial Links
Popis výsledku v původním jazyce
Test module based on FPGA is designed for serial links. Errors detected by test are preliminarily evaluated and corresponding information is sent by the Ethernet interface into a master computer. The module is suitable for long-term testing without needof human intervention.
Název v anglickém jazyce
FPGA Based Test Module for Error Bit Evaluation in Serial Links
Popis výsledku anglicky
Test module based on FPGA is designed for serial links. Errors detected by test are preliminarily evaluated and corresponding information is sent by the Ethernet interface into a master computer. The module is suitable for long-term testing without needof human intervention.
Klasifikace
Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2006
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
Radioengineering
ISSN
1210-2512
e-ISSN
—
Svazek periodika
2006
Číslo periodika v rámci svazku
1
Stát vydavatele periodika
CZ - Česká republika
Počet stran výsledku
4
Strana od-do
38-41
Kód UT WoS článku
—
EID výsledku v databázi Scopus
—