Vestavěný tester sériových spojů založený na FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU58668" target="_blank" >RIV/00216305:26220/06:PU58668 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Vestavěný tester sériových spojů založený na FPGA

Popis výsledku v původním jazyce

V článku je popsán princip činnosti testovacího modulu určeného pro sériové spoje. Modul generuje pseudonáhodnou testovací posloupnost, která je spojem přenášena a zde testována na chyby vzniklé při přenosu spojem. Je zde stručně komentováno použití bloků nacházejících se v obvodu FPGA typu Spartan-3 pro realizaci testeru.

Název v anglickém jazyce

FPGA Based Embedded Tester for Serial Links

Popis výsledku anglicky

Functional principle of testing module for serial links is described. Module generates pseudo-random test sequence that is transmitted by the link and then tested for errors occuring in the transmission. The use of FPGA (Spartan-3) blocks in tester module design is briefly commented.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2006

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Automa

ISSN

1210-9592

e-ISSN

—

Svazek periodika

12

Číslo periodika v rámci svazku

6

Stát vydavatele periodika

CZ - Česká republika

Počet stran výsledku

2

Strana od-do

40-41

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—