Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Simulace obnovy datového a hodinového signálu ze silně zarušených signálů

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F07%3APU67574" target="_blank" >RIV/00216305:26220/07:PU67574 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Simulaton of Digital Clock and Data Recovery of Strongly Disturbed Signals

  • Popis výsledku v původním jazyce

    The paper describes a simulation model of a software and hardware recovery circuit. Performance of both models is compared and drawbacks of software recovery are discussed. To model different link conditions, signal source and data path models were created (to model jitter and noise of received signal). All simulations were performed in the Mentor Graphic's SystemVision 4.4 environment using VHDL-AMS models of signal source, data path and recovery circuits. The software recovery algorithm is written insynthesizable subset of VHDL and can be directly used as a part of an FPGA design.

  • Název v anglickém jazyce

    Simulaton of Digital Clock and Data Recovery of Strongly Disturbed Signals

  • Popis výsledku anglicky

    The paper describes a simulation model of a software and hardware recovery circuit. Performance of both models is compared and drawbacks of software recovery are discussed. To model different link conditions, signal source and data path models were created (to model jitter and noise of received signal). All simulations were performed in the Mentor Graphic's SystemVision 4.4 environment using VHDL-AMS models of signal source, data path and recovery circuits. The software recovery algorithm is written insynthesizable subset of VHDL and can be directly used as a part of an FPGA design.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2007

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of 17th International Conference Radioelektronika 2007

  • ISBN

    978-80-214-3390

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    211-214

  • Název nakladatele

    MJ servicsBožetěchova 133, 612 00 Brno, Czech Republic

  • Místo vydání

    Department of Radio Electronics, Brno University

  • Místo konání akce

    Brno

  • Datum konání akce

    24. 4. 2007

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku