Inteligentní kamera

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F09%3APU80299" target="_blank" >RIV/00216305:26220/09:PU80299 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Inteligentní kamera

Popis výsledku v původním jazyce

Inteligentní kamerou se rozumí kamera doplnená o rídicí, vyhodnocovací poprípade komunikacní a zobrazovací jednotku. Tento clánek popisuje hardwarovou realizací inteligentní kamery do hradlového pole typu FPGA. Implementována architektura se skládá z radice kamery, radice pameti, radice IIC, VGA radice a vlastní výkonné jednotky. Radic kamery obstarává komunikaci s CMOS senzorem. Radic pameti komunikuje s DDR SDRAM pametí. Radic IIC tvorí rozhraní mezi PLB sbernicí a IIC sbernicí. VGA radic cte data z pameti a posílá je na standardní VGA rozhraní (640x480, 60 Hz). Výkonná jednotka vycítá obrazová data z pameti a postupne pixel po pixelu nad nimi provede požadovanou operaci. Veškeré funkce jsou rešeny hardwarove. Jednotlivé komponenty kamery byly napsány ve VHDL a Verilog jazyku.

Název v anglickém jazyce

An Intelligent camera

Popis výsledku anglicky

An intelligent camera includes a processor, which can extract information from images without need for an external processing unit, and interface devices used to make results available to other devices. This paper describes the intelligent camera designand implementation into Field Programmable Gate Array (FPGA). The implemented architecture contains camera controller, memory controller, IIC controller, VGA controller and execution unit. Camera controller communicates with CMOS chip. Memory controllercommunicates with DDR SDRAM memory. IIC controller is interface between PLB bus and IIC bus. VGA controller takes data from memory and transform it into VGA format (640x480, 60 Hz). Execution unit works up with the image data from the memory. Those datais processing by hardware pixel by pixel which results in modified image. The camera units has been implemented in VHDL and Verilog language.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

AUTOMATIZÁCIA A RIADENIE V TEÓRII A PRAXI, Workshop odborníkov z univerzít, vysokých škol a praxe v oblasti automatizácie a riadenia

ISBN

978-80-553-0146-4

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

—

Název nakladatele

Technická univerzita Košice

Místo vydání

Košice, SR

Místo konání akce

Stará Lesná

Datum konání akce

4. 3. 2009

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—