Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Automation of Real-time Embedded System Design

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F09%3APU83465" target="_blank" >RIV/00216305:26220/09:PU83465 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Automation of Real-time Embedded System Design

  • Popis výsledku v původním jazyce

    The goal of this paper is to present a tool for automation of designing of real-time embedded system which time-behaviour description is based on formal methods approach. Formal description of the system is based on timed automata diagrams and its temporal logic verification. The purpose of this tool is to automate process of transferring timed automata diagrams into real-time operating system running in the embedded system hardware. This tool significantly simplifies design, implementation and verification of real time embedded systems because human resources will be concentrated more on the area of specification and verification than implementation issues. This software tool is being developed as an open-source project under the national grant agencysupport at the Department of Control and Instrumentation, Brno University of Technology.

  • Název v anglickém jazyce

    Automation of Real-time Embedded System Design

  • Popis výsledku anglicky

    The goal of this paper is to present a tool for automation of designing of real-time embedded system which time-behaviour description is based on formal methods approach. Formal description of the system is based on timed automata diagrams and its temporal logic verification. The purpose of this tool is to automate process of transferring timed automata diagrams into real-time operating system running in the embedded system hardware. This tool significantly simplifies design, implementation and verification of real time embedded systems because human resources will be concentrated more on the area of specification and verification than implementation issues. This software tool is being developed as an open-source project under the national grant agencysupport at the Department of Control and Instrumentation, Brno University of Technology.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2009

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    The 13th World Multi-Conference on Systemics, Cybernetics and Informatics

  • ISBN

    978-1-934272-59-6

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

  • Název nakladatele

    WMSCI

  • Místo vydání

    Orlando

  • Místo konání akce

    Orlando, Florida

  • Datum konání akce

    10. 7. 2009

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku