Design -Time Configurable Processor Basic Structure

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F10%3APU86536" target="_blank" >RIV/00216305:26220/10:PU86536 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Design -Time Configurable Processor Basic Structure

Popis výsledku v původním jazyce

In this work the concept of design time configurable processor is introduced. The basic architecture of designed processor core and the basic instruction set. There are described minimal core configuration (integer core) and its programming model. Processor tightly coupled peripheral like a Cache, Memory Management Unit, Protection Unit and Segment Unit are introduced. There are as well the proposed blocks for power management and power save modes. In the conclusion, the comparison between other similardesigns is outlined. There is summarized actual state of work and future work is proposed as well.

Název v anglickém jazyce

Design -Time Configurable Processor Basic Structure

Popis výsledku anglicky

In this work the concept of design time configurable processor is introduced. The basic architecture of designed processor core and the basic instruction set. There are described minimal core configuration (integer core) and its programming model. Processor tightly coupled peripheral like a Cache, Memory Management Unit, Protection Unit and Segment Unit are introduced. There are as well the proposed blocks for power management and power save modes. In the conclusion, the comparison between other similardesigns is outlined. There is summarized actual state of work and future work is proposed as well.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2010

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems.

ISBN

978-1-4244-6610-8

ISSN

—

e-ISSN

—

Počet stran výsledku

2

Strana od-do

—

Název nakladatele

Vienna University of Technology, Austria

Místo vydání

Vienna, Austria

Místo konání akce

Vienna

Datum konání akce

14. 4. 2010

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—