Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

NOVEL ARCHITECTURES OF MODULO 2n +/- 1 ADDERS FOR FIELD PROGRAMMABLE GATE ARRAY

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APU92930" target="_blank" >RIV/00216305:26220/11:PU92930 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    NOVEL ARCHITECTURES OF MODULO 2n +/- 1 ADDERS FOR FIELD PROGRAMMABLE GATE ARRAY

  • Popis výsledku v původním jazyce

    This paper presents two new architectures of residue number system adders for moduli 2n-1, 2n+1. These two architectures allow efficient implementation on Field Programmable Gate Array (FPGA). Both designs depend on prefix carry computation, in order tospeed up the computation time and get rid of the necessity to a second adder; the commonly used structure. Carry ripple adders (CRA) were used in this paper due to the dedicated carry ripple logic built-in FPGAs. The proposed designs were implemented onSpartan-3 xc3s200-ft256-4 FPGA. A comparison with published designs was done in terms of time and area consumption and showed time savings up to 44.7 %.

  • Název v anglickém jazyce

    NOVEL ARCHITECTURES OF MODULO 2n +/- 1 ADDERS FOR FIELD PROGRAMMABLE GATE ARRAY

  • Popis výsledku anglicky

    This paper presents two new architectures of residue number system adders for moduli 2n-1, 2n+1. These two architectures allow efficient implementation on Field Programmable Gate Array (FPGA). Both designs depend on prefix carry computation, in order tospeed up the computation time and get rid of the necessity to a second adder; the commonly used structure. Carry ripple adders (CRA) were used in this paper due to the dedicated carry ripple logic built-in FPGAs. The proposed designs were implemented onSpartan-3 xc3s200-ft256-4 FPGA. A comparison with published designs was done in terms of time and area consumption and showed time savings up to 44.7 %.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    IMPAS CS International Conference 2011

  • ISBN

    978-80-214-4303-7

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    6

  • Strana od-do

    51-56

  • Název nakladatele

    Neuveden

  • Místo vydání

    Brno

  • Místo konání akce

    Brno

  • Datum konání akce

    22. 6. 2011

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku