Analysis of CDR with Simplified Selection of Sampling Domain

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APU94749" target="_blank" >RIV/00216305:26220/11:PU94749 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Analysis of CDR with Simplified Selection of Sampling Domain

Popis výsledku v původním jazyce

The paper deals with a statistical simulation model for a newly proposed feed-forward blind oversampling Clock and Data Recovery circuit with low hardware complexity. Unlike previous published solutions, where the selected sampling phase is constant on afixed-length window, the new circuit selects the phase upon the occurrence of several consecutive edges in one sampling domain, i.e. the window length changes randomly. The proposed simulation model is based on periodic Markov chain representation of the domain-selection process. The averaged Bit- Error Rate can be simply computed from the steady-state of the chain. Computational complexity is determined by the jitter period length. The model includes random jitter, sinusoidal jitter, and frequency offset of transmit and receive clocks.

Název v anglickém jazyce

Analysis of CDR with Simplified Selection of Sampling Domain

Popis výsledku anglicky

The paper deals with a statistical simulation model for a newly proposed feed-forward blind oversampling Clock and Data Recovery circuit with low hardware complexity. Unlike previous published solutions, where the selected sampling phase is constant on afixed-length window, the new circuit selects the phase upon the occurrence of several consecutive edges in one sampling domain, i.e. the window length changes randomly. The proposed simulation model is based on periodic Markov chain representation of the domain-selection process. The averaged Bit- Error Rate can be simply computed from the steady-state of the chain. Computational complexity is determined by the jitter period length. The model includes random jitter, sinusoidal jitter, and frequency offset of transmit and receive clocks.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the IEEE Region 8 AFRICON 2011 conference

ISBN

978-1-61284-993-5

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

1-4

Název nakladatele

IEEE

Místo vydání

Livingstone, Zambia

Místo konání akce

Livingstone, Zambia

Datum konání akce

13. 9. 2011

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000298383100141