Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Packet Triggered Architecture

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APU95347" target="_blank" >RIV/00216305:26220/11:PU95347 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Packet Triggered Architecture

  • Popis výsledku v původním jazyce

    Nowadays, it is necessary a fast developing of applications with high efficiency and low power consumption. This is the basic reason to develop a configurable processor or accelerator, which can be adapted to target application with as minimal necessaryhardware as possible for better power savings. Because in the least years the processors innovations is mostly based on old concepts as increase degree of parallelism (number of a parallel processed instructions and parallel cores), bather utilization ofa memory interface and instruction/data stalls. Then we thing it is possible to develop a new approach to design processor/accelerator and the answer was yes it is. The answer for that question is called the Packet Triggered Architecture (PTA).

  • Název v anglickém jazyce

    Packet Triggered Architecture

  • Popis výsledku anglicky

    Nowadays, it is necessary a fast developing of applications with high efficiency and low power consumption. This is the basic reason to develop a configurable processor or accelerator, which can be adapted to target application with as minimal necessaryhardware as possible for better power savings. Because in the least years the processors innovations is mostly based on old concepts as increase degree of parallelism (number of a parallel processed instructions and parallel cores), bather utilization ofa memory interface and instruction/data stalls. Then we thing it is possible to develop a new approach to design processor/accelerator and the answer was yes it is. The answer for that question is called the Packet Triggered Architecture (PTA).

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Pokročilé metody, struktury a komponenty elektronické bezdrátové komunikace. Sborník semináře o řešení doktorského projektu Grantové agentury České republiky č. 102/08/H027 v roce 2011

  • ISBN

    978-80-214-4368-6

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    7-10

  • Název nakladatele

    Neuveden

  • Místo vydání

    Neuveden

  • Místo konání akce

    Brno

  • Datum konání akce

    22. 11. 2011

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku