Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

SYMBOLIC ANALYSIS OF TRANSISTOR-LEVEL CIRCUITS

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU100427" target="_blank" >RIV/00216305:26220/12:PU100427 - isvavai.cz</a>

  • Nalezeny alternativní kódy

    RIV/60162694:G43__/12:00478011

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    SYMBOLIC ANALYSIS OF TRANSISTOR-LEVEL CIRCUITS

  • Popis výsledku v původním jazyce

    The paper deals with the implementation of symbolic analysis of transistor-level circuits in the symbolic simulator Snap. The program is characterized by several unique features. All models are stored in a text-based library, which can be easily extendedby user. To be able to analyze moderate size circuits two algorithms of approximate symbolic analysis are implemented. The first algorithm simplifies the circuit model and the second one simplifies the generated formula. This paper describes a procedurefor automated extraction of small-signal models of semiconductor devices from the output file of the PSpice simulator.

  • Název v anglickém jazyce

    SYMBOLIC ANALYSIS OF TRANSISTOR-LEVEL CIRCUITS

  • Popis výsledku anglicky

    The paper deals with the implementation of symbolic analysis of transistor-level circuits in the symbolic simulator Snap. The program is characterized by several unique features. All models are stored in a text-based library, which can be easily extendedby user. To be able to analyze moderate size circuits two algorithms of approximate symbolic analysis are implemented. The first algorithm simplifies the circuit model and the second one simplifies the generated formula. This paper describes a procedurefor automated extraction of small-signal models of semiconductor devices from the output file of the PSpice simulator.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2012

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the INTERNATIONAL SCIENTIFIC CONFERENCE NEW TRENDS IN SIGNAL PROCESSING 2012 (NTSP 2012)

  • ISBN

    978-80-8040-447-5

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    79-82

  • Název nakladatele

    AOS

  • Místo vydání

    Liptovský Mikuláš, Slovakia

  • Místo konání akce

    Tatranské Zruby

  • Datum konání akce

    16. 5. 2012

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku