Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Control Speed of DC Motor Using PWM FPGA

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU98560" target="_blank" >RIV/00216305:26220/12:PU98560 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Control Speed of DC Motor Using PWM FPGA

  • Popis výsledku v původním jazyce

    This article deals with the design pulse width modulation using field programmable gate arrays in order to control the speed of small DC motor, We need to counter, data and comparator that generate the signal of PWM. We can gate on the output of pwm thatdrive the speed of motor by use the peripherals inside the board FPGA. This article explains how we can gate on the data of components (counter, data, comparator) by use the language VHDL. The program ISE13 by XILINX supports this language.We need too to clock which we can obtain inside the board FPGA. But the frequency of this clock is very high and we have to divide this value by use the clock manager and the counter. When we finish the write of program, we can see the signal of PWM by oscilloscope.We control the signal by change the PWM frequency using switches that exist on the board.

  • Název v anglickém jazyce

    Control Speed of DC Motor Using PWM FPGA

  • Popis výsledku anglicky

    This article deals with the design pulse width modulation using field programmable gate arrays in order to control the speed of small DC motor, We need to counter, data and comparator that generate the signal of PWM. We can gate on the output of pwm thatdrive the speed of motor by use the peripherals inside the board FPGA. This article explains how we can gate on the data of components (counter, data, comparator) by use the language VHDL. The program ISE13 by XILINX supports this language.We need too to clock which we can obtain inside the board FPGA. But the frequency of this clock is very high and we have to divide this value by use the clock manager and the counter. When we finish the write of program, we can see the signal of PWM by oscilloscope.We control the signal by change the PWM frequency using switches that exist on the board.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2012

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    In Proccedings of the 13th International Scientific Conference Electric Power Engineering 2012

  • ISBN

    978-80-214-4514-7

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    5

  • Strana od-do

    1135-1139

  • Název nakladatele

    Brno University of Technology

  • Místo vydání

    Brno

  • Místo konání akce

    Brno

  • Datum konání akce

    23. 5. 2012

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku