Generating PWM Signals With Variable Duty From 0% to 100% Based FPGA SPARTAN3AN

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F13%3APU106855" target="_blank" >RIV/00216305:26220/13:PU106855 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Generating PWM Signals With Variable Duty From 0% to 100% Based FPGA SPARTAN3AN

Popis výsledku v původním jazyce

This article deals with the generation PWM signals with variable duty from 0% to 100% using VHDL and its application in field programmable gate arrays. The article also discusses the usage DCM for decrease the clock frequency. DCM is a digital clock manager that is useful to decrease the skew of clk signal when we want to divide the clk frequency. We used a fixed frequency to produce the input data that generate the PWM signals using one comparator. The comparator compares between two input data. Firstdata is generated using PWM counter and second data is generated by up-down counter using two push buttons. PWM has a fixed frequency and a variable voltage. This voltage value changes for 0V to 2.5 V. Inside signals are monitored on the computer by platform cable usbII and ChipScope program. We need a board fpga and ISE package version14.4.

Název v anglickém jazyce

Generating PWM Signals With Variable Duty From 0% to 100% Based FPGA SPARTAN3AN

Popis výsledku anglicky

This article deals with the generation PWM signals with variable duty from 0% to 100% using VHDL and its application in field programmable gate arrays. The article also discusses the usage DCM for decrease the clock frequency. DCM is a digital clock manager that is useful to decrease the skew of clk signal when we want to divide the clk frequency. We used a fixed frequency to produce the input data that generate the PWM signals using one comparator. The comparator compares between two input data. Firstdata is generated using PWM counter and second data is generated by up-down counter using two push buttons. PWM has a fixed frequency and a variable voltage. This voltage value changes for 0V to 2.5 V. Inside signals are monitored on the computer by platform cable usbII and ChipScope program. We need a board fpga and ISE package version14.4.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/ED0014%2F01%2F01" target="_blank" >ED0014/01/01: Centrum výzkumu a využití obnovitelných zdrojů energie</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2013

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Elektrorevue - Internetový časopis (http://www.elektrorevue.cz)

ISSN

1213-1539

e-ISSN

—

Svazek periodika

4

Číslo periodika v rámci svazku

4

Stát vydavatele periodika

CZ - Česká republika

Počet stran výsledku

5

Strana od-do

1-5

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—