FPGA Based 1 Gbps Ethernet Header Detector

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU99568" target="_blank" >RIV/00216305:26220/12:PU99568 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

FPGA Based 1 Gbps Ethernet Header Detector

Popis výsledku v původním jazyce

This paper presents a study about a hardware implementation of the Ethernet header detector implemented in FPGA circuits. The header detector is able to detect the TCP/IP and UDP/IP header contents for both the IPv4 and the IPv6 protocols. This hardwareimplementation allows access to the headers content faster than the software implementation. Therefore, it is suitable for many different high-speed Ethernet devices.

Název v anglickém jazyce

FPGA Based 1 Gbps Ethernet Header Detector

Popis výsledku anglicky

This paper presents a study about a hardware implementation of the Ethernet header detector implemented in FPGA circuits. The header detector is able to detect the TCP/IP and UDP/IP header contents for both the IPv4 and the IPv6 protocols. This hardwareimplementation allows access to the headers content faster than the software implementation. Therefore, it is suitable for many different high-speed Ethernet devices.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2012

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the conference Vsacký Cáb 2012

ISBN

978-80-214-4579-6

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

1-4

Název nakladatele

Neuveden

Místo vydání

Neuveden

Místo konání akce

Vsetín

Datum konání akce

29. 8. 2012

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—