Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Low-Voltage CMOS-RC Fully Cascadable Transadmittance-Mode All-Pass Filter

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F13%3APU104830" target="_blank" >RIV/00216305:26220/13:PU104830 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1109/TSP.2013.6613959" target="_blank" >http://dx.doi.org/10.1109/TSP.2013.6613959</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/TSP.2013.6613959" target="_blank" >10.1109/TSP.2013.6613959</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Low-Voltage CMOS-RC Fully Cascadable Transadmittance-Mode All-Pass Filter

  • Popis výsledku v původním jazyce

    In this paper, a new transadmittance-mode first-order all-pass filter suitable for low-voltage operation is presented. The proposed circuit employs simple CMOS transconductor, two inverting voltage buffers, single capacitor, and three resistors. It is fully cascadable due to high-impendance voltage input and high output-impedance of current output. The theoretical results are verified by SPICE simulations using PTM 90 nm level-7 CMOS process BSIM3v3 parameters, where +/- 0.45 supply voltages are used.

  • Název v anglickém jazyce

    Low-Voltage CMOS-RC Fully Cascadable Transadmittance-Mode All-Pass Filter

  • Popis výsledku anglicky

    In this paper, a new transadmittance-mode first-order all-pass filter suitable for low-voltage operation is presented. The proposed circuit employs simple CMOS transconductor, two inverting voltage buffers, single capacitor, and three resistors. It is fully cascadable due to high-impendance voltage input and high output-impedance of current output. The theoretical results are verified by SPICE simulations using PTM 90 nm level-7 CMOS process BSIM3v3 parameters, where +/- 0.45 supply voltages are used.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2013

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the 2013 36th International Conference on Telecommunications and Signal Processing (TSP)

  • ISBN

    978-1-4799-0403-7

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    3

  • Strana od-do

    389-391

  • Název nakladatele

    Neuveden

  • Místo vydání

    Rome, Italy

  • Místo konání akce

    Rome

  • Datum konání akce

    2. 7. 2013

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000333968000079