Memristor Models for SPICE Simulation of Extremely Large Memristive Networks

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F16%3APU120410" target="_blank" >RIV/00216305:26220/16:PU120410 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/60162694:G43__/16:00533396

Výsledek na webu

<a href="http://ieeexplore.ieee.org/document/7527252/" target="_blank" >http://ieeexplore.ieee.org/document/7527252/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/ISCAS.2016.7527252" target="_blank" >10.1109/ISCAS.2016.7527252</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Memristor Models for SPICE Simulation of Extremely Large Memristive Networks

Popis výsledku v původním jazyce

In order to avoid non-convergence and other numerical problems associated with the simulation of extremely large memristive networks, suitable models of the individual memristors need to be developed. A circuit containing thousands of memristors for finding the shortest path in a complicated maze is a typical example of a numerically challenging simulation. A benchmark circuit for testing the applications of various complexities is used for the transient analysis. It is shown that various commonly used models, from simple behavioral to Pickett models, require special modifications for minimizing the simulation time and improving the convergence issue.

Název v anglickém jazyce

Memristor Models for SPICE Simulation of Extremely Large Memristive Networks

Popis výsledku anglicky

In order to avoid non-convergence and other numerical problems associated with the simulation of extremely large memristive networks, suitable models of the individual memristors need to be developed. A circuit containing thousands of memristors for finding the shortest path in a complicated maze is a typical example of a numerically challenging simulation. A benchmark circuit for testing the applications of various complexities is used for the transient analysis. It is shown that various commonly used models, from simple behavioral to Pickett models, require special modifications for minimizing the simulation time and improving the convergence issue.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2016 IEEE International Symposium on Circuits and Systems (ISCAS)

ISBN

978-1-4799-5340-0

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

389-392

Název nakladatele

IEEE

Místo vydání

USA

Místo konání akce

Montreal

Datum konání akce

22. 5. 2016

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000390094700098