0.3-V Bulk-driven Programmable Gain Amplifier in 0.18 um CMOS

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU119895" target="_blank" >RIV/00216305:26220/17:PU119895 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1002/cta.2269" target="_blank" >http://dx.doi.org/10.1002/cta.2269</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1002/cta.2269" target="_blank" >10.1002/cta.2269</a>

Jazyk výsledku

angličtina

Název v původním jazyce

0.3-V Bulk-driven Programmable Gain Amplifier in 0.18 um CMOS

Popis výsledku v původním jazyce

A new solution for an ultra low voltage bulk-driven programmable gain amplifier (PGA) is described in the paper. While implemented in a standard n-well 0.18 um CMOS process the circuit operates from 0.3 V supply and its voltage gain can be regulated from 0 to 18 dB with 6 dB steps. At minimum gain the PGA offers nearly rail-to-rail input/output swing and the input referred thermal noise of 2.37 uV/Hz1/2, which results in a 63 dB dynamic range (DR). Besides, the total power consumption is 96 nW, the signal bandwidth is 2.95 kHz at 5 pF load capacitance and the third order input intercept point (IIP3) is 1.62 V. The circuit performance was simulated with LTspice.

Název v anglickém jazyce

0.3-V Bulk-driven Programmable Gain Amplifier in 0.18 um CMOS

Popis výsledku anglicky

A new solution for an ultra low voltage bulk-driven programmable gain amplifier (PGA) is described in the paper. While implemented in a standard n-well 0.18 um CMOS process the circuit operates from 0.3 V supply and its voltage gain can be regulated from 0 to 18 dB with 6 dB steps. At minimum gain the PGA offers nearly rail-to-rail input/output swing and the input referred thermal noise of 2.37 uV/Hz1/2, which results in a 63 dB dynamic range (DR). Besides, the total power consumption is 96 nW, the signal bandwidth is 2.95 kHz at 5 pF load capacitance and the third order input intercept point (IIP3) is 1.62 V. The circuit performance was simulated with LTspice.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

International Journal of Circuit Theory and Applications.

ISSN

0098-9886

e-ISSN

1097-007X

Svazek periodika

2017 (45)

Číslo periodika v rámci svazku

8, IF: 1.571

Stát vydavatele periodika

GB - Spojené království Velké Británie a Severního Irska

Počet stran výsledku

18

Strana od-do

1077-1094

Kód UT WoS článku

000407792300003

EID výsledku v databázi Scopus

2-s2.0-84988443653