Sub 0.5-V Bulk-driven LTA in 0.18 um CMOS

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU123362" target="_blank" >RIV/00216305:26220/17:PU123362 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1016/j.aeue.2017.04.032" target="_blank" >http://dx.doi.org/10.1016/j.aeue.2017.04.032</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1016/j.aeue.2017.04.032" target="_blank" >10.1016/j.aeue.2017.04.032</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Sub 0.5-V Bulk-driven LTA in 0.18 um CMOS

Popis výsledku v původním jazyce

The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 mu m CMOS process, the proposed LTA circuit in a two-input version consumes 3.0 mu W from a 0.5 V supply and provides 10 mu s crossover recovery time for a 1 pF load capacitance.

Název v anglickém jazyce

Sub 0.5-V Bulk-driven LTA in 0.18 um CMOS

Popis výsledku anglicky

The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 mu m CMOS process, the proposed LTA circuit in a two-input version consumes 3.0 mu W from a 0.5 V supply and provides 10 mu s crossover recovery time for a 1 pF load capacitance.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

AEU - International Journal of Electronics and Communications

ISSN

1434-8411

e-ISSN

1618-0399

Svazek periodika

2017 (77)

Číslo periodika v rámci svazku

, IF: 1.147

Stát vydavatele periodika

DE - Spolková republika Německo

Počet stran výsledku

9

Strana od-do

67-75

Kód UT WoS článku

000403119500011

EID výsledku v databázi Scopus

2-s2.0-85019550784