Vše
Vše

Co hledáte?

Vše
Projekty
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

Identifikátory výsledku

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

  • Popis výsledku v původním jazyce

    The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy-power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 um CMOS process, the proposed LTA circuit in a two-input version consume 3.0 uW from a 0.5 V supply and provide 10 us crossover recovery time for a 1 pF load capacitance.

  • Název v anglickém jazyce

    Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

  • Popis výsledku anglicky

    The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy-power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 um CMOS process, the proposed LTA circuit in a two-input version consume 3.0 uW from a 0.5 V supply and provide 10 us crossover recovery time for a 1 pF load capacitance.

Klasifikace

  • Druh

    Jimp - Článek v periodiku v databázi Web of Science

  • CEP obor

  • OECD FORD obor

    20201 - Electrical and electronic engineering

Návaznosti výsledku

  • Projekt

  • Návaznosti

    I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Ostatní

  • Rok uplatnění

    2017

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název periodika

    AEU-International Journal of Electronics and Communications

  • ISSN

    1434-8411

  • e-ISSN

    1618-0399

  • Svazek periodika

    77

  • Číslo periodika v rámci svazku

    červenec

  • Stát vydavatele periodika

    DE - Spolková republika Německo

  • Počet stran výsledku

    9

  • Strana od-do

    67-75

  • Kód UT WoS článku

    000403119500011

  • EID výsledku v databázi Scopus

Základní informace

Druh výsledku

Jimp - Článek v periodiku v databázi Web of Science

Jimp

OECD FORD

Electrical and electronic engineering

Rok uplatnění

2017