Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21460%2F17%3A00320941" target="_blank" >RIV/68407700:21460/17:00320941 - isvavai.cz</a>

Výsledek na webu

<a href="https://www.sciencedirect.com/science/article/pii/S1434841117310026?via%3Dihub" target="_blank" >https://www.sciencedirect.com/science/article/pii/S1434841117310026?via%3Dihub</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1016/j.aeue.2017.04.032" target="_blank" >10.1016/j.aeue.2017.04.032</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

Popis výsledku v původním jazyce

The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy-power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 um CMOS process, the proposed LTA circuit in a two-input version consume 3.0 uW from a 0.5 V supply and provide 10 us crossover recovery time for a 1 pF load capacitance.

Název v anglickém jazyce

Sub 0.5-V bulk-driven LTA in 0.18 mu m CMOS

Popis výsledku anglicky

The paper deals with a new solution for an ultra-low-voltage loser take all (LTA) circuit, capable to operate from supply voltages ranging from 0.3 to 0.5 V. The proposed circuit exploit the idea of multiple voltage buffers with a common output. In order to obtain a compact and precise LTA, a new kind of an ultra-low-voltage buffer has been developed. Owing to the fact that for such a low supply voltage the available voltage swing is highly reduced, the impact of transistor mismatches and speed-accuracy-power tradeoffs have extensively been discussed in the paper. While implemented in a standard 0.18 um CMOS process, the proposed LTA circuit in a two-input version consume 3.0 uW from a 0.5 V supply and provide 10 us crossover recovery time for a 1 pF load capacitance.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

—

Návaznosti

I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

AEU-International Journal of Electronics and Communications

ISSN

1434-8411

e-ISSN

1618-0399

Svazek periodika

77

Číslo periodika v rámci svazku

červenec

Stát vydavatele periodika

DE - Spolková republika Německo

Počet stran výsledku

9

Strana od-do

67-75

Kód UT WoS článku

000403119500011

EID výsledku v databázi Scopus

—