Packet Generators on Field Programmable Gate Array Platform

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU123538" target="_blank" >RIV/00216305:26220/17:PU123538 - isvavai.cz</a>

Výsledek na webu

<a href="http://ieeexplore.ieee.org/abstract/document/8075944/" target="_blank" >http://ieeexplore.ieee.org/abstract/document/8075944/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/TSP.2017.8075944" target="_blank" >10.1109/TSP.2017.8075944</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Packet Generators on Field Programmable Gate Array Platform

Popis výsledku v původním jazyce

With the growing speed of computer networks, we need to test our solutions, network conditions, and topologies using high-speed traffic generators. The main contribution of this paper is 1) the theoretical proposal of a pseudo-random number generator (PRNG) algorithm that is usable for hardware-accelerated IP traffic generators and 2) the practical proposal of a novel design and implementation of an FPGA-based traffic generator that provides the high-speed generation of IP traffic for testing purposed, in particular for the Denial-of-Service (DoS) security testing. We present a solution for network cards based on FPGA and the NetCOPE development platform, in particular the NFB-40G2 cards. Using this platform, we explain the process of creating an IP packet and propose the VHDL architecture of the packet generator.

Název v anglickém jazyce

Packet Generators on Field Programmable Gate Array Platform

Popis výsledku anglicky

With the growing speed of computer networks, we need to test our solutions, network conditions, and topologies using high-speed traffic generators. The main contribution of this paper is 1) the theoretical proposal of a pseudo-random number generator (PRNG) algorithm that is usable for hardware-accelerated IP traffic generators and 2) the practical proposal of a novel design and implementation of an FPGA-based traffic generator that provides the high-speed generation of IP traffic for testing purposed, in particular for the Denial-of-Service (DoS) security testing. We present a solution for network cards based on FPGA and the NetCOPE development platform, in particular the NFB-40G2 cards. Using this platform, we explain the process of creating an IP packet and propose the VHDL architecture of the packet generator.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/VI20162018036" target="_blank" >VI20162018036: Kryptografické zabezpečení pro 100 GbE sítě</a><br>

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2017 40th International Conference on Telecommunications and Signal Processing (TSP)

ISBN

978-1-5090-3982-1

ISSN

1805-5435

e-ISSN

—

Počet stran výsledku

4

Strana od-do

97-100

Název nakladatele

Neuveden

Místo vydání

Barcelona, Španělsko

Místo konání akce

Barcelona

Datum konání akce

5. 7. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000425229000020