Fractional-Order Oscillator Design Using Unity-Gain Voltage Buffers and OTAs

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU124281" target="_blank" >RIV/00216305:26220/17:PU124281 - isvavai.cz</a>

Výsledek na webu

<a href="http://ieeexplore.ieee.org/document/8052983/" target="_blank" >http://ieeexplore.ieee.org/document/8052983/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/MWSCAS.2017.8052983" target="_blank" >10.1109/MWSCAS.2017.8052983</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Fractional-Order Oscillator Design Using Unity-Gain Voltage Buffers and OTAs

Popis výsledku v původním jazyce

In this study, a new voltage-mode fractional-order oscillator using two unity-gain voltage buffers, two operational transconductance amplifiers, one resistor, and two capacitors is presented. The design procedure of integer-order as well as fractional-order oscillator employing in total 20 MOS transistors is discussed. Effects of fractional-order capacitors on amplitude, phase, condition of oscillation, and frequency of oscillation are shown. Various case examples are given while SPICE simulations using TSMC 0.35 µm level-3 CMOS process parameters with ±1.65 V supply voltages verify their operation and compare with theoretical ones.

Název v anglickém jazyce

Fractional-Order Oscillator Design Using Unity-Gain Voltage Buffers and OTAs

Popis výsledku anglicky

In this study, a new voltage-mode fractional-order oscillator using two unity-gain voltage buffers, two operational transconductance amplifiers, one resistor, and two capacitors is presented. The design procedure of integer-order as well as fractional-order oscillator employing in total 20 MOS transistors is discussed. Effects of fractional-order capacitors on amplitude, phase, condition of oscillation, and frequency of oscillation are shown. Various case examples are given while SPICE simulations using TSMC 0.35 µm level-3 CMOS process parameters with ±1.65 V supply voltages verify their operation and compare with theoretical ones.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS)

ISBN

978-1-5090-6389-5

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

555-558

Název nakladatele

IEEE

Místo vydání

Boston, USA

Místo konání akce

Boston

Datum konání akce

6. 8. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000424694700139