Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU125235" target="_blank" >RIV/00216305:26220/17:PU125235 - isvavai.cz</a>

Výsledek na webu

<a href="https://ieeexplore.ieee.org/document/8292080" target="_blank" >https://ieeexplore.ieee.org/document/8292080</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/ICECS.2017.8292080" target="_blank" >10.1109/ICECS.2017.8292080</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

Popis výsledku v původním jazyce

This paper presents a new realization of filtering topology having continuously and electronically reconfigurable transfer responses between inverting direct transfer (iDT), inverting high-pass responses (iHP), and all-pass response (AP). Proposed topology employs two active elements, single resistor, and single grounded capacitor. The behavior of the circuit is tested in PSpice utilizing simple commercially available elements from Analog Devices (variable gain amplifier and differential voltage buffer). Analyzes focus on standard implementation with integer-order capacitor as well as on employment of so-called constant phase element (fractional-order capacitor) and reveals interesting differences between transfer responses.

Název v anglickém jazyce

Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

Popis výsledku anglicky

This paper presents a new realization of filtering topology having continuously and electronically reconfigurable transfer responses between inverting direct transfer (iDT), inverting high-pass responses (iHP), and all-pass response (AP). Proposed topology employs two active elements, single resistor, and single grounded capacitor. The behavior of the circuit is tested in PSpice utilizing simple commercially available elements from Analog Devices (variable gain amplifier and differential voltage buffer). Analyzes focus on standard implementation with integer-order capacitor as well as on employment of so-called constant phase element (fractional-order capacitor) and reveals interesting differences between transfer responses.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2017)

ISBN

978-1-5386-1910-0

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

156-159

Název nakladatele

Neuveden

Místo vydání

Batumi, Georgia

Místo konání akce

Batumi

Datum konání akce

5. 12. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000426974200037