Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F71226401%3A_____%2F17%3AN0100089" target="_blank" >RIV/71226401:_____/17:N0100089 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

  • Popis výsledku v původním jazyce

    This paper presents a new realization of filtering topology having continuously and electronically reconfigurable transfer responses between inverting direct transfer (iDT), inverting high-pass responses (iHP), and all-pass response (AP). Proposed topology employs two active elements, single resistor, and single grounded capacitor. The behavior of the circuit is tested in PSpice utilizing simple commercially available elements from Analog Devices (variable gain amplifier and differential voltage buffer). Analyzes focus on standard implementation with integer-order capacitor as well as on employment of so-called constant phase element (fractional-order capacitor) and reveals interesting differences between transfer responses.

  • Název v anglickém jazyce

    Design of Integer/Fractional-Order Filter with Electronically Reconfigurable Transfer Response

  • Popis výsledku anglicky

    This paper presents a new realization of filtering topology having continuously and electronically reconfigurable transfer responses between inverting direct transfer (iDT), inverting high-pass responses (iHP), and all-pass response (AP). Proposed topology employs two active elements, single resistor, and single grounded capacitor. The behavior of the circuit is tested in PSpice utilizing simple commercially available elements from Analog Devices (variable gain amplifier and differential voltage buffer). Analyzes focus on standard implementation with integer-order capacitor as well as on employment of so-called constant phase element (fractional-order capacitor) and reveals interesting differences between transfer responses.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

  • OECD FORD obor

    20201 - Electrical and electronic engineering

Návaznosti výsledku

  • Projekt

  • Návaznosti

    I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Ostatní

  • Rok uplatnění

    2017

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2017)

  • ISBN

    978-1-5386-1911-7

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    156-159

  • Název nakladatele

    Institute of Electrical and Electronics Engineers

  • Místo vydání

    Batumi

  • Místo konání akce

    Batumi

  • Datum konání akce

    5. 12. 2017

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000426974200037