FET Gate Driver Utilising Transient Gate Overvoltage

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F23%3APU148858" target="_blank" >RIV/00216305:26220/23:PU148858 - isvavai.cz</a>
Výsledek na webu
<a href="https://ieeexplore.ieee.org/document/10168351" target="_blank" >https://ieeexplore.ieee.org/document/10168351</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/ISSE57496.2023.10168351" target="_blank" >10.1109/ISSE57496.2023.10168351</a>

Jazyk výsledku
angličtina
Název v původním jazyce
FET Gate Driver Utilising Transient Gate Overvoltage
Popis výsledku v původním jazyce
In this paper a method for driving field effect transistors is described. This method uses a short high-voltage pulse on the gate to mitigate the effects of parasitic gate inductance and resistance. The proposed driver was able to reduce the fall time of drain voltage from 12 ns to 4 ns compared to conventional driving.
Název v anglickém jazyce
FET Gate Driver Utilising Transient Gate Overvoltage
Popis výsledku anglicky
In this paper a method for driving field effect transistors is described. This method uses a short high-voltage pulse on the gate to mitigate the effects of parasitic gate inductance and resistance. The proposed driver was able to reduce the fall time of drain voltage from 12 ns to 4 ns compared to conventional driving.

Rok uplatnění
2023
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
2023 46th International Spring Seminar on Electronics Technology (ISSE)
ISBN
979-8-3503-3484-5
ISSN
2161-2536
e-ISSN
—
Počet stran výsledku
5
Strana od-do
1-5
Název nakladatele
IEEE
Místo vydání
neuveden
Místo konání akce
Timisoara
Datum konání akce
10. 5. 2023
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)