Fractional-Order Immitance Converter (FGIC44) Performance Using Wideband Fractional-Order Element Seeds

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F24%3APU151912" target="_blank" >RIV/00216305:26220/24:PU151912 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500206" target="_blank" >http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500206</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500206" target="_blank" >10.1109/SOUTHEASTCON52093.2024.10500206</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Fractional-Order Immitance Converter (FGIC44) Performance Using Wideband Fractional-Order Element Seeds

Popis výsledku v původním jazyce

One method to approximate and realize a fractional order impedance uses RC-ladder circuits to realize the target phase and magnitude characteristics over a desired frequency band. This method when paired with a controllable immitance converter (FGIC44) can realize a range of fractional-orders using one to two seeds and not require a complete ladder redesign. In this work, the performance of the FGIC44 using two approximated fractional-order seeds (with < 2 degrees phase error from 40 Hz to 1 MHz) is shown to realize fractional orders of alpha = +/- 0.205, 0.615, 0.820, and 1.025. While accurate performance of the design was limited to the frequency band from 40 Hz to 10 kHz, this pilot does validate using two fractional order seeds with the FGIC44.

Název v anglickém jazyce

Fractional-Order Immitance Converter (FGIC44) Performance Using Wideband Fractional-Order Element Seeds

Popis výsledku anglicky

One method to approximate and realize a fractional order impedance uses RC-ladder circuits to realize the target phase and magnitude characteristics over a desired frequency band. This method when paired with a controllable immitance converter (FGIC44) can realize a range of fractional-orders using one to two seeds and not require a complete ladder redesign. In this work, the performance of the FGIC44 using two approximated fractional-order seeds (with < 2 degrees phase error from 40 Hz to 1 MHz) is shown to realize fractional orders of alpha = +/- 0.205, 0.615, 0.820, and 1.025. While accurate performance of the design was limited to the frequency band from 40 Hz to 10 kHz, this pilot does validate using two fractional order seeds with the FGIC44.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10200 - Computer and information sciences

Projekt

<a href="/cs/project/GA23-06070S" target="_blank" >GA23-06070S: Základní výzkum v návrhu CMOS prvků fraktálního řádu</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2024

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

IEEE SoutheastCon-Proceedings

ISBN

979-8-3503-1710-7

ISSN

—

e-ISSN

—

Počet stran výsledku

7

Strana od-do

1216-1222

Název nakladatele

IEEE

Místo vydání

NEW YORK

Místo konání akce

Atlanta, Georgia

Datum konání akce

15. 3. 2024

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

001219464000199