Emulation of Fractional-Order Impedance with α=0.5 using MOSFET Revised RC-Ladder Topology

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F24%3APU151913" target="_blank" >RIV/00216305:26220/24:PU151913 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500247" target="_blank" >http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500247</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/SOUTHEASTCON52093.2024.10500247" target="_blank" >10.1109/SOUTHEASTCON52093.2024.10500247</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Emulation of Fractional-Order Impedance with α=0.5 using MOSFET Revised RC-Ladder Topology

Popis výsledku v původním jazyce

Approximations of fractional-order capacitors are widely implemented using passive RC ladder topologies. One alternative to this approach is to replace resistors in these topologies with MOSFET devices biased to operate as resistors. To validate this approach, fractional-order capacitors with alpha = 0.5 are approximated (with a +/- 1 degrees phase error target) with MOSFET revised ladder topologies in parallel and series configurations. The measured phases of these realized approximations had average differences of 0.7 degrees and 3.1 degrees for the parallel and series cases, respectively, with maximum differences of 1.7 degrees and 13.3 degrees for the frequency band from 100 Hz to 10 kHz.

Název v anglickém jazyce

Emulation of Fractional-Order Impedance with α=0.5 using MOSFET Revised RC-Ladder Topology

Popis výsledku anglicky

Approximations of fractional-order capacitors are widely implemented using passive RC ladder topologies. One alternative to this approach is to replace resistors in these topologies with MOSFET devices biased to operate as resistors. To validate this approach, fractional-order capacitors with alpha = 0.5 are approximated (with a +/- 1 degrees phase error target) with MOSFET revised ladder topologies in parallel and series configurations. The measured phases of these realized approximations had average differences of 0.7 degrees and 3.1 degrees for the parallel and series cases, respectively, with maximum differences of 1.7 degrees and 13.3 degrees for the frequency band from 100 Hz to 10 kHz.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10200 - Computer and information sciences

Projekt

<a href="/cs/project/GA23-06070S" target="_blank" >GA23-06070S: Základní výzkum v návrhu CMOS prvků fraktálního řádu</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2024

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

IEEE SoutheastCon-Proceedings

ISBN

979-8-3503-1710-7

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

1223-1228

Název nakladatele

IEEE

Místo vydání

NEW YORK

Místo konání akce

Atlanta, Georgia

Datum konání akce

15. 3. 2024

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

001219464000200