Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Tuning Parallel Performance of Global Image Processing Operators

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F03%3APU42536" target="_blank" >RIV/00216305:26230/03:PU42536 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Tuning Parallel Performance of Global Image Processing Operators

  • Popis výsledku v původním jazyce

    Parallel performance and power consumption is all that usually matters in custom computing for image processing tasks. Tuning the performance on a particular parallel platform is not easy and can be aided by simulation. This paper investigates performance of two global image processing operators, FFT and FWT, on distributed (shared) memory architecture. As the chip multiprocessors and processor arrays are becoming ever more popular, understanding their parallel performance is essential. Variations in prrocessor count, clock rate, link speed, bus bandwidth, cache line size, cache size, as well as mapping software components to processors influence performance a great deal and are analyzed in the paper.

  • Název v anglickém jazyce

    Tuning Parallel Performance of Global Image Processing Operators

  • Popis výsledku anglicky

    Parallel performance and power consumption is all that usually matters in custom computing for image processing tasks. Tuning the performance on a particular parallel platform is not easy and can be aided by simulation. This paper investigates performance of two global image processing operators, FFT and FWT, on distributed (shared) memory architecture. As the chip multiprocessors and processor arrays are becoming ever more popular, understanding their parallel performance is essential. Variations in prrocessor count, clock rate, link speed, bus bandwidth, cache line size, cache size, as well as mapping software components to processors influence performance a great deal and are analyzed in the paper.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/GA102%2F02%2F0503" target="_blank" >GA102/02/0503: Predikce a ladění paralelní výkonnosti</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2003

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of 37th International Conference MOSIS´03 Modelling and Simulation of Systems

  • ISBN

    80-85988-86-0

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    8

  • Strana od-do

    57-64

  • Název nakladatele

    NEUVEDEN

  • Místo vydání

    Ostrava

  • Místo konání akce

    Brno

  • Datum konání akce

    28. 4. 2003

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku