Optimalizace komunikačních architektur paralelních vestavěných systémů

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49141" target="_blank" >RIV/00216305:26230/04:PU49141 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Optimizing Communication Architectures for Parallel Embedded Systems

Popis výsledku v původním jazyce

The paper addresses&nbsp;&nbsp;the issue of prototyping group communications in application-specific multi-processor systems or SoC. Group communications may have a dramatic impact on the performance and this is why performance estimation of these systems, either bus-based SMPs or message-passing networks of DSPs is undertaken using a CSP-based tool Transim. Variations in computation granularity, communication algorithms, interconnect topology, distribution of data and code to processors as well as in pprocessor count, clock rate, link speed, bus bandwidth, cache line size and other parameters can be easily accounted for. The technique is demonstrated on parallel FFT on 2 to 8 processors.

Název v anglickém jazyce

Optimizing Communication Architectures for Parallel Embedded Systems

Popis výsledku anglicky

The paper addresses&nbsp;&nbsp;the issue of prototyping group communications in application-specific multi-processor systems or SoC. Group communications may have a dramatic impact on the performance and this is why performance estimation of these systems, either bus-based SMPs or message-passing networks of DSPs is undertaken using a CSP-based tool Transim. Variations in computation granularity, communication algorithms, interconnect topology, distribution of data and code to processors as well as in pprocessor count, clock rate, link speed, bus bandwidth, cache line size and other parameters can be easily accounted for. The technique is demonstrated on parallel FFT on 2 to 8 processors.

Druh

C - Kapitola v odborné knize

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F02%2F0503" target="_blank" >GA102/02/0503: Predikce a ladění paralelní výkonnosti</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název knihy nebo sborníku

Design of Embedded Control Systems

ISBN

0-387-23630-9

Počet stran výsledku

9

Strana od-do

225-233

Počet stran knihy

—

Název nakladatele

Springer Verlag

Místo vydání

Berlin

Kód UT WoS kapitoly

—