Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Hardware Accelerators for Cartesian Genetic Programming

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76690" target="_blank" >RIV/00216305:26230/08:PU76690 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Hardware Accelerators for Cartesian Genetic Programming

  • Popis výsledku v původním jazyce

    A new class of FPGA-based accelerators is presented for Cartesian Genetic Programming (CGP).&nbsp; The accelerators contain a genetic engine which is reused in all applications. <br>Candidate programs (circuits) are evaluated using application-specific virtual reconfigurable circuit (VRC) and fitness unit. Two types of VRCs are proposed. The first one is devoted for symbolic regression problems over the fixed point representation.&nbsp;The second one is designed for evolution of logic circuits. In bothcases a significant speedup of evolution (30-40 times) was obtained in comparison with a highly optimized software implementation of CGP. This speedup can be increased by creating multiple fitness units.<br>

  • Název v anglickém jazyce

    Hardware Accelerators for Cartesian Genetic Programming

  • Popis výsledku anglicky

    A new class of FPGA-based accelerators is presented for Cartesian Genetic Programming (CGP).&nbsp; The accelerators contain a genetic engine which is reused in all applications. <br>Candidate programs (circuits) are evaluated using application-specific virtual reconfigurable circuit (VRC) and fitness unit. Two types of VRCs are proposed. The first one is devoted for symbolic regression problems over the fixed point representation.&nbsp;The second one is designed for evolution of logic circuits. In bothcases a significant speedup of evolution (30-40 times) was obtained in comparison with a highly optimized software implementation of CGP. This speedup can be increased by creating multiple fitness units.<br>

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/GA102%2F07%2F0850" target="_blank" >GA102/07/0850: Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí</a><br>

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2008

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Eleventh European Conference on Genetic Programming

  • ISBN

    978-3-540-78670-2

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    12

  • Strana od-do

  • Název nakladatele

    Springer Verlag

  • Místo vydání

    Berlin

  • Místo konání akce

    Neapol

  • Datum konání akce

    26. 3. 2008

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku