Hardware Accelerator for Evolutionary Image Filters Design

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F09%3APR24513" target="_blank" >RIV/00216305:26230/09:PR24513 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Hardware Accelerator for Evolutionary Image Filters Design

Popis výsledku v původním jazyce

The EHWFILTER accelerator was developed in order to accelerate image filter evolution in hardware. It can automatically create a filter (e.g., to suppress shot noise) when noised image and uncorrupted original image are provided. The accelerator is implemented&nbsp;on the COMBO6X card equipped with Virtex II Pro 2VP50ff1517 FPGA.&nbsp;It consists of genetic unit, fitness unit and the so-called virtual reconfigurable circuit (VRC) which is utilized to evaluate candidate filters. Every image filter is considered as a digital circuit of nine 8-bit inputs and a single 8-bit output, which processes grayscale (8-bits/pixel) images. Training images are stored in external SRAM memories. The search algorithm is based on Cartesian Genetic Programming operating over 4x8 programmable elements, population size of 8 individuals, and 1 mutation/chromosome. This setting is default but can be changed. The accelerator is connected with PC using PCI bus. The system requires approx. 10 sec to produce a fi

Název v anglickém jazyce

Hardware Accelerator for Evolutionary Image Filters Design

Popis výsledku anglicky

The EHWFILTER accelerator was developed in order to accelerate image filter evolution in hardware. It can automatically create a filter (e.g., to suppress shot noise) when noised image and uncorrupted original image are provided. The accelerator is implemented&nbsp;on the COMBO6X card equipped with Virtex II Pro 2VP50ff1517 FPGA.&nbsp;It consists of genetic unit, fitness unit and the so-called virtual reconfigurable circuit (VRC) which is utilized to evaluate candidate filters. Every image filter is considered as a digital circuit of nine 8-bit inputs and a single 8-bit output, which processes grayscale (8-bits/pixel) images. Training images are stored in external SRAM memories. The search algorithm is based on Cartesian Genetic Programming operating over 4x8 programmable elements, population size of 8 individuals, and 1 mutation/chromosome. This setting is default but can be changed. The accelerator is connected with PC using PCI bus. The system requires approx. 10 sec to produce a fi

Druh

G_funk - Funkční vzorek

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F07%2F0850" target="_blank" >GA102/07/0850: Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

EHWFILTER

Číselná identifikace

—

Technické parametry

Akcelerátor je implementován na kartě COMBO6X vybavené FPGA Virtex II Pro 2VP50ff1517 obsahující procesor PowerPC. Interně procesor pracuje na 300 MHz, podpůrná logika na 150 MHz. Ostatní komponenty akcelerátoru (virtuální rekonfigurovateln

Ekonomické parametry

Cena závisí na počtu odebíraných kusů.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

00216305

Název vlastníka

Vysoké učení technické v Brně

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

N - Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)

Požadavek na licenční poplatek

—

Adresa www stránky s výsledkem

—