Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Číslicové systémy založené na on-line hlídacích obvodech

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76713" target="_blank" >RIV/00216305:26230/08:PU76713 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Digital Systems Architectures Based on On-line Checkers

  • Popis výsledku v původním jazyce

    In this paper, we present a methodology for generating<br>VHDL descriptions of hardware checkers is presented. It is<br>shown how the methodology can be used to generate on-line<br>checkers of communication protocols, counters, decoders,<br>registers, comparators, etc. It is also demonstrated how a<br>checker for more complex structures can be developed. We<br>describe the possibilities of utilizing this approach in the design<br>of Fault Tolerant Systems (FTS). Experimental results<br>in terms of FPGAresources needed to synthesize different<br>types of checkers are presented.

  • Název v anglickém jazyce

    Digital Systems Architectures Based on On-line Checkers

  • Popis výsledku anglicky

    In this paper, we present a methodology for generating<br>VHDL descriptions of hardware checkers is presented. It is<br>shown how the methodology can be used to generate on-line<br>checkers of communication protocols, counters, decoders,<br>registers, comparators, etc. It is also demonstrated how a<br>checker for more complex structures can be developed. We<br>describe the possibilities of utilizing this approach in the design<br>of Fault Tolerant Systems (FTS). Experimental results<br>in terms of FPGAresources needed to synthesize different<br>types of checkers are presented.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/GD102%2F05%2FH050" target="_blank" >GD102/05/H050: Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů</a><br>

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2008

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    11th EUROMICRO Conference on Digital System Design DSD 2008

  • ISBN

    978-0-7695-3277-6

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    8

  • Strana od-do

  • Název nakladatele

    IEEE Computer Society

  • Místo vydání

    Parma

  • Místo konání akce

    Parma

  • Datum konání akce

    3. 9. 2008

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku