RTL plánování testu zohledňující příkon

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76769" target="_blank" >RIV/00216305:26230/08:PU76769 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Power Conscious RTL Test Scheduling

Popis výsledku v původním jazyce

In the paper, a methodology of power conscious RTL test<br>scheduling is described. The methodology is based on the<br>fact that circuit under analysis (CUA) is partitioned into<br>testable blocks (TB), the information about the partitioning<br>is the input information for the methodology. TBs are<br>mapped into AMI platform, for each TB the sequences of<br>test vectors are then derived, a professional tool is used<br>for this purpose. The sequences of test vectors are then reordered<br>with the goal toreduce power consumption during<br>test application by reducing switching activities. The power<br>consumption estimation is combined with the implemented<br>platform which allows to gain more precise results. The<br>values of TBs power consumption arethen used in RTL test<br>scheduling methodology. The goal is to find test schedule<br>with lowest test application time and lower power consumption<br>than the required maximal value.<br>

Název v anglickém jazyce

Power Conscious RTL Test Scheduling

Popis výsledku anglicky

In the paper, a methodology of power conscious RTL test<br>scheduling is described. The methodology is based on the<br>fact that circuit under analysis (CUA) is partitioned into<br>testable blocks (TB), the information about the partitioning<br>is the input information for the methodology. TBs are<br>mapped into AMI platform, for each TB the sequences of<br>test vectors are then derived, a professional tool is used<br>for this purpose. The sequences of test vectors are then reordered<br>with the goal toreduce power consumption during<br>test application by reducing switching activities. The power<br>consumption estimation is combined with the implemented<br>platform which allows to gain more precise results. The<br>values of TBs power consumption arethen used in RTL test<br>scheduling methodology. The goal is to find test schedule<br>with lowest test application time and lower power consumption<br>than the required maximal value.<br>

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GD102%2F05%2FH050" target="_blank" >GD102/05/H050: Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2008

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of 11th Euromicro Conference on Digital Systems Design Architectures, Methods and Tools

ISBN

978-0-7695-3277-6

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

—

Název nakladatele

IEEE Computer Society

Místo vydání

Los Alamitos

Místo konání akce

Parma

Datum konání akce

3. 9. 2008

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—